[发明专利]显示驱动电路及其控制方法、显示装置

说明书

本公开实施例提供一种显示驱动电路及其控制方法、显示装置，用于减小上拉节点电压不稳的问题。上述显示驱动电路包括：时序控制器、电源管理集成子电路以及栅极驱动子电路。时序控制器分别向电源管理集成子电路和栅极驱动子电路提供时序信号。电源管理集成子电路在时序控制器输出的时序信号的控制下，分别向栅极驱动子电路中一级移位寄存器的时钟信号端和第一控制信号端提供信号。其中，时钟信号端接收到的有效信号的电压幅值与第一控制信号端接收到的有效信号的电压幅值不同。

技术领域

本发明涉及显示技术领域，尤其涉及一种显示驱动电路及其控制方法、显示装置。

背景技术

TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管-液晶显示器)的显示区域设置有横纵交叉的栅线和数据线，非显示区域设置有用于向栅线提供栅极扫描信号的栅极驱动电路。该栅极驱动电路的每一级移位寄存器中设置有用于控制驱动晶体管导通或截止的上拉节点。当上拉节点的电压不稳定，例如充电不足或者降噪不充分时，会出现显示异常。

发明内容

本发明的实施例提供一种显示驱动电路及其控制方法、显示装置，用于减小上拉节点电压不稳定的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本公开的第一方面，提供一种显示驱动电路，包括：时序控制器、电源管理集成子电路以及栅极驱动子电路；所述时序控制器与所述电源管理集成子电路以及所述栅极驱动子电路相连接，所述时序控制器用于分别向所述电源管理集成子电路和所述栅极驱动子电路提供时序信号；所述栅极驱动子电路包括多个级联的移位寄存器，每一级所述移位寄存器包括第一输出子电路、第一下拉控制子电路、第一下拉子电路；所述第一输出子电路与时钟信号端、第一信号输出端以及上拉节点相连接，所述第一输出子电路用于在所述上拉节点的控制下，将所述时钟信号端的信号传输至所述第一信号输出端；所述第一下拉控制子电路与第一控制信号端、所述上拉节点、所述第一下拉节点以及下拉电压端相连接，所述第一下拉控制子电路用于在所述上拉节点的控制下，将所述第一下拉节点的电压下拉至所述下拉电压端；或者，在所述第一控制信号端的控制下，将所述第一控制信号端的电压传输至所述第一下拉节点；所述第一下拉子电路与所述第一下拉节点、所述上拉节点、所述第一信号输出端以及所述下拉电压端相连接；所述第一下拉子电路用于在所述第一下拉节点的控制下，将所述上拉节点和所述第一信号输出端的电压下拉至所述下拉电压端；所述电源管理集成子电路还与所述时钟信号端、所述第一控制信号端相连接，所述电源管理集成子电路用于在所述时序控制器输出的时序信号的控制下，分别向所述时钟信号端和所述第一控制信号端提供信号；其中，所述时钟信号端接收到的有效信号的电压幅值与所述第一控制信号端接收到的有效信号的电压幅值不同。

对于高刷新率且低温环境下进行显示的显示装置而言，即使上拉节点的充电时间有所减小，但是通过对上拉节点充电阶段电荷积累量的提升，以减小上拉节点充电不足的几率，从而减小显示不良。或者，对于常温环境下进行显示的显示装置而言，由于维持第一下拉节点处于工作状态的电压，即向第一下拉节点进行充电的电压较大，因此即使由于部分晶体管的漏电流较大或者TFT特性不稳定，导致第一下拉节点的电压有所下降，该第一下拉节点仍然能够控制第一下拉子电路对上拉节点进行稳定的降噪，避免上拉节点出现降噪不充分。

在本公开的一些实施例中，所述电源管理集成子电路包括电源、第一电平转换器；所述电源与所述第一电平转换器相连接，所述电源用于根据输入电压向所述第一电平转换器提供第一有效电压和第二电压；所述第一电平转换器还与所述时序控制器和所述时钟信号端相连接，所述第一电平转换器用于根据所述时序控制器输出的初始时钟信号，以及所述第一有效电压和第二电压，向所述时钟信号端提供时钟信号；其中，所述时钟信号的频率、周期与所述初始时钟信号相同，所述时钟信号中有效信号的电压幅值与所述第一有效电压的幅值相同，非有效信号的电压幅值与所述第二电压的幅值相同。