[发明专利]半导体器件

说明书

提供了一种半导体器件，其包括：衬底，其包括构造为在彼此垂直的第一方向和第二方向上延伸的顶表面；栅极堆叠结构，其设置在衬底上，在第一方向上彼此间隔开，并构造为在第二方向上延伸；第一区域，栅极堆叠结构的顶表面的水平在第一区域中是恒定的；第二区域，栅极堆叠结构的顶表面的水平在第二区域中是台阶状的，第二区域被构造为围绕第一区域的至少一部分；以及导电线，其在第二区域中设置于栅极堆叠结构之间并构造为在第二方向上以凹凸不平的形式延伸。

技术领域

本公开涉及半导体器件，更具体地，涉及垂直型半导体存储器件。

背景技术

为了实现优异的性能和降低的经济成本，需要增加半导体器件的集成度。尤其，半导体存储器件的集成度是决定产品价格的重要因素。根据相关技术的二维半导体存储器件的集成度主要由单位存储单元的面积决定，因而极大地受到用于形成精细图案的技术水平影响。然而，昂贵的设备被用于形成精细图案，并且芯片管芯的面积是有限的。因此，二维半导体存储器件的集成度在增加但仍受到限制。因此，越来越多地需要具有三维(3D)结构的垂直型半导体存储器件。

发明内容

本公开提供了具有提高的可靠性和提高的制造经济可行性的垂直型半导体存储器件。

根据某些实施方式，本公开涉及一种半导体器件，其包括：衬底，其包括在彼此垂直的第一方向和第二方向上延伸的顶表面；栅极堆叠结构，其设置在衬底上，在第一方向上彼此间隔开，并在第二方向上延伸；第一区域，栅极堆叠结构的顶表面的水平在第一区域中是恒定的；第二区域，栅极堆叠结构的顶表面的水平在第二区域中是台阶状的，第二区域围绕第一区域的至少一部分；以及导电线，其在第二区域中设置在栅极堆叠结构之间并包括沿第一方向延伸的第一线形区段和沿第二方向延伸的第二线形区段。

根据某些实施方式，本公开涉及一种半导体器件，其包括：衬底，其包括单元阵列区域和围绕单元阵列区域的接触连接区域；栅极堆叠结构，其在平行于衬底的顶表面的第一方向上彼此间隔开；以及公共源极线，其设置在由栅极堆叠结构中两个相邻的栅极堆叠结构限定的空间中，其中，在接触连接区域中，栅极堆叠结构的顶表面的垂直水平随着离单元阵列区域的距离增加而依次降低，并且栅极堆叠结构具有在垂直于第一方向的第二方向上延伸并包括矩形的凸出部和凹入部的侧面，以及其中公共源极线的顶表面的水平是恒定的并且公共源极线根据栅极堆叠结构的侧面的形状而形成。

根据某些实施方式，本公开涉及一种半导体器件，其包括：衬底，其包括在第一方向和垂直于第一方向的第二方向上延伸的顶表面；垂直结构，其被构造为在垂直于衬底的顶表面的第三方向上延伸；字线，其被构造为围绕垂直结构并被堆叠为在第三方向上彼此间隔开；以及导电线，其被构造为垂直地交叉字线并在接触区域中具有沿第一方向延伸的第一侧面、沿第二方向延伸的第二侧面、以及以平坦的形式延伸的顶表面，接触区域是字线的堆叠数量减少的区域。

附图说明

实施方式将由以下结合附图的详细描述被更清楚地理解，附图中：

图1是根据一示例性实施方式的垂直型半导体存储器件的单元阵列的等效电路图；

图2是根据一示例性实施方式的半导体器件的单元区域的示意俯视图；

图3是图2的部分A的放大透视图，示出根据一示例性实施方式的半导体器件的接触连接区域中的公共源极线；

图4是根据一示例性实施方式的半导体器件的接触连接区域的俯视图；

图5是图2的部分B的放大透视图，示出根据一示例性实施方式的半导体器件的单元阵列区域中的公共源极线；

图6是根据一示例性实施方式的半导体器件的单元阵列区域的俯视图；

图7A至7I是用于说明根据一示例性实施方式的制造半导体器件的方法的剖视图；

图8是根据另一示例性实施方式的半导体器件的接触连接区域的俯视图；