[发明专利]基于混合式内存结构的共享缓存替换算法及装置

说明书

本发明公开了两种基于混合式内存结构的共享缓存替换算法，所述缓存包括NVM分区和DRAM分区，包括以下步骤：判断L1cache发送请求的数据是否在LLC中，若请求的数据在LLC中，则返回数据至L1请求者；若请求的数据不在LLC中，则判断请求的数据是否在NVM中，若请求的数据在NVM中，则将其插入共享缓存的LRU位置，若请求的数据不在NVM中，则将其插入共享缓存的MRU位置。

技术领域

本发明涉及计算机领域，具体涉及一种基于混合式内存结构的共享缓存替换算法及装置。

背景技术

随着互联网不断发展的需求，数据中心服务器(IDC)迅速发展起来，成为了新世纪中国乃至世界互联网中不可或缺的重要一环，随着数据中心服务器中CPU核心数量的增加，并发运行线程数也在增加，数据中心服务器需要大容量的内存来同时提供给多个线程的工作集。然而，现行的DDR4及LPDDR4存储器都是以既有的DRAM设计为基础，其中许多技术已沿用长达十余年，而今无论是系统总带宽或是处理器等工作环境都不可同日而语，并且众所周知的DRAM缺点，高刷新能耗和有限的可扩展性，使得仅仅采用DRAM的解决方案对于构建大容量存储器系统起不了太大作用。

而缓存的工作原理是当CPU读取数据时，首先要从高速缓存中寻找，找到后就立即读取后送给CPU处理，如果寻找失败，就从内存中读取后送往CPU进行处理，只是内存的速度相对于高速缓存会慢许多，与此同时将这个数据所在的数据块调入高速缓存中，这样以便于对数据的读取都从缓存中进行，不用再调用内存，正因为这样的读取机制使得CPU读取缓存的命中率很高，同时CPU下一次要读取的数据90％都在高速缓存中，只有小部分需要再次去内存中读取，然后重复以上的工作，这在很大程度上节约了CPU直接去访问内存进行读取的时间，因此CPU的读取速率也相当快，总体上看，CPU读取数据的顺序是先读取高速缓存，然后再读取内存。

有鉴于此，发展新的解决方案成为眼下业界的共识，混合存储器遂成业界关注重点，但混合内存对共享缓存也带来了新的问题，因为NVM的延迟时间过长，所以NVM数据的高速缓存未命中的成本就高于DRAM数据高速缓存未命中成本。因此，如果有大量的NVM数据未命中，则会大大降低共享缓存的性能，并且缓存的高命中率也是提升混合存储器性能的关键。

发明内容

有鉴于此，为了解决上述问题，本发明提供一种基于混合式内存结构的共享缓存替换算法及装置，该算法针对利用DRAM和NVM的优点所构建的混合存储系统，采取混合内存感知缓存划分技术来调整共享缓存空间

为实现上述目的及其他目的，本发明提供一种基于混合式内存结构的共享缓存替换算法，所述缓存包括NVM区，包括以下步骤：

判断L1cache发送请求的数据是否在LLC中，若请求的数据在LLC中，则返回数据至L1请求者；

若请求的数据不在LLC中，则判断请求的数据是否在NVM中，若请求的数据在NVM中，则将其插入共享缓存的LRU位置，若请求的数据不在NVM中，则将其插入共享缓存的MRU位置。

为实现上述目的及其他目的，本发明还提供一种基于混合式内存结构的共享缓存替换装置，所述缓存包括NVM区，包括：

接收模块，接收L1cache发送的请求；

第一判断模块，用于判断请求的数据是否在LLC中，若请求的数据在LLC中，则返回数据至L1请求者；

第二判断模块，用于在请求的数据不在LLC中时，判断请求的数据是否在NVM中；

数据插入模块，用于在第二判断模块判定请求数据在NVM中时，将其插入共享缓存的LRU位置；在第二判断模块判定请求数据不在NVM中时，将其插入共享缓存的MRU位置。

为实现上述目的及其他目的，本发明还提供一种基于混合式内存结构的共享缓存替换算法，所述缓存包括NVM区和DRAM区，包括以下步骤：