[发明专利]处理器中的动态性能偏置

说明书

公开了处理器中的动态性能偏置。在实施例中提供了用于动态地偏置处理器的核中的逻辑处理器的性能的技术。一个实施例包括：标识与应用的第一线程相关联的第一逻辑处理器以及与第二线程相关联的第二逻辑处理器；获取分别与第一线程和第二线程相关联的第一线程偏好指示符和第二线程偏好指示符；至少部分基于第一线程偏好指示符与第二线程偏好指示符的相对关系来为第一逻辑处理器计算第一相对性能偏置值；以及基于该第一相对性能偏置值调整第一逻辑处理器的性能偏置。实施例可以进一步包括：至少部分基于第一相对性能偏置值指示高于第二性能偏好的第一性能偏好来增加第一逻辑处理器的性能偏置。

技术领域

此公开总体上涉及计算架构领域，并且更具体地涉及处理器中的动态性能偏置(dynamic performance biasing)。

背景技术

同时多线程(SMT)是由具有硬件多线程的超标量计算机处理单元(CPU)采用的处理技术。SMT使得多个线程能够在CPU中的同一物理核的逻辑处理器上同时运行。在每一个执行周期中从多个线程取出指令。这可以通过共享核的不同流水线资源来实现。从多个线程取出的指令可以在同一周期期间由任何流水线级执行或处置。一般地，硬件资源的共享是无偏的(unbiased)，并且因此，此类资源在同时执行的线程之间平等地共享。类似地，执行周期典型地在SMT核上的所有逻辑处理器之间平等地划分。随着计算机架构的发展，作出不断的努力以进一步提高处理元件的效率并且优化处理元件的性能。

附图简述

为了提供对本公开及其特征和优点的更完整的理解，结合所附附图来作出对下文描述的引用，在所附附图中，相同的附图标记表示相同的部件，其中：

图1是根据某些实施例的用于逻辑处理器的动态性能偏置的计算系统的简化框图；

图2是根据某些实施例的与逻辑处理器的动态性能偏置相关联的潜在操作的简化流程图；

图3是根据某些实施例的与逻辑处理器的动态性能偏置相关联的进一步的潜在操作的简化流程图；

图4是描绘根据某些实施例的逻辑处理器的动态性能偏置的示例的框图；

图5是根据某些实施例的与逻辑处理器的动态性能偏置相关联的进一步的潜在操作的简化流程图；

图6是与利用逻辑处理器的动态性能偏置来调度线程相关联的进一步的潜在操作的简化流程图；

图7A-图7B是描绘利用逻辑处理器的动态性能偏置来调度线程的示例的框图；

图8是根据某些实施例的用于核的动态性能偏置的另一示例计算系统的简化框图；

图9是根据某些实施例的与核和逻辑处理器的动态性能偏置相关联的潜在操作的简化流程图；

图10是根据某些实施例的与核和逻辑处理器的动态性能偏置相关联的进一步的潜在操作的简化流程图；

图11是根据某些实施例的与核和逻辑处理器的动态性能偏置相关联的进一步的潜在操作的简化流程图；

图12是与利用核的动态性能偏置来调度线程相关联的进一步的潜在操作的简化流程图；

图13A-图13B是描绘利用核的动态性能偏置来调度线程的示例的框图；

图14是根据某些实施例的用于核和/或逻辑处理器的动态性能偏置的虚拟化计算系统的实施例的简化框图；

图15是根据某些实施例的寄存器架构的框图；

图16A是图示出根据某些实施例的示例性有序流水线以及示例性寄存器重命名、乱序发布/执行流水线的框图；