[发明专利]一种上电复位电路

权利要求书

1.一种上电复位电路，其特征在于，包括：第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第一反相器(INV1)、第二反相器(INV2)、第一PMOS管(PM1)、第一NMOS管(NM1)以及钳位器件(M1)，其中：

所述第一电阻(R1)的一端、所述第一PMOS管(PM1)的第一端、所述第一反相器(INV1)的第一端以及所述第二反相器(INV2)的第一端与电源端(VCC)相连；

所述第一电阻(R1)的另一端作为a节点分别与所述第二电阻(R2)的一端、所述第一PMOS管(PM1)的第三端以及所述第一NMOS管(NM1)的第一端相连，所述第二电阻(R2)的另一端作为c节点与所述钳位器件(M1)的第一端相连；

所述第一NMOS管(NM1)的第二端作为d节点与所述第三电阻(R3)的一端相连；所述第一PMOS管(PM1)的第二端作为b节点分别与所述第一反相器(INV1)的输入端和所述第四电阻(R4)的一端相连；

所述第一反相器(INV1)的输出端与所述第二反相器(INV2)的输入端相连，所述第一NMOS管(NM1)的第三端与所述第二反相器(INV2)的输出端相连，形成反馈，所述第二反相器(INV2)的输出端作为所述上电复位电路的输出端；

所述钳位器件(M1)的第二端、所述第三电阻(R3)的另一端、所述第四电阻(R4)的另一端、所述第一反相器(INV1)的第二端以及所述第二反相器(INV2)的第二端与接地端(GND)相连；

所述上电复位电路的上电过程为：当电源电压VCC为0V时，电路中所有节点的电压为0V；当所述电源电压VCC上升到所述钳位器件(M1)的钳位电压之前，所述钳位器件(M1)不导通，所述a节点和所述c节点的电压相等且等于所述电源电压VCC，所述第一PMOS管(PM1)不导通，所述b节点和所述d节点分别被所述第四电阻(R4)和所述第三电阻(R3)下拉到地，此时，所述上电复位电路的输出端的输出信号rstn输出为低电平，所述第一NMOS管(NM1)不导通；当所述电源电压VCC上升到大于所述钳位器件(M1)的钳位电压时，所述钳位器件(M1)导通，且此时所述电源电压VCC与所述a节点的电压的差不足以使所述第一PMOS管(PM1)导通，所述b节点和所述d节点的电压依然为0V，所述上电复位电路的输出端的输出信号rstn输出为低电平，所述第一NMOS管(NM1)不导通；当所述电源电压上升到使所述电源电压VCC与所述a节点的电压的差值大于所述第一PMOS管(PM1)的阈值电压的绝对值V_thp时，所述第一PMOS管(PM1)导通，流过所述第一PMOS管(PM1)的电流流经所述第四电阻(R4)，所述b节点的电压上升使第一反相器(INV1)和第二反相器(INV2)翻转，所述上电复位电路的输出信号rstn由低电平翻转为高电平，所述第一NMOS管(NM1)导通，所述a节点的电压被迅速拉低，加速所述第一PMOS管(PM1)导通；所述电源电压VCC继续上升到正常工作电压，所述上电复位电路的输出端的输出信号rstn维持高电平不变；

所述上电复位电路的下电过程为：当所述电源电压VCC处于正常工作电压时，所述上电复位电路的输出端的输出信号rstn维持高电平，其电压等于所述电源电压VCC；当所述电源电压VCC由正常工作电压下降且低于预设阈值时，所述上电复位电路的输出端的输出信号rstn会从高电平翻转为低电平；当所述电源电压VCC继续下降时，所述上电复位电路的输出端的输出信号rstn维持低电平不变。

2.根据权利要求1所述的上电复位电路，其特征在于，所述钳位器件(M1)为三极管(Q1)。

3.根据权利要求2所述的上电复位电路，其特征在于，所述三极管(Q1)的发射极作为所述钳位器件(M1)的第一端，所述三极管(Q1)的基极和集电极相连，作为所述钳位器件(M1)的第二端接地。

4.根据权利要求1所述的上电复位电路，其特征在于，所述钳位器件(M1)为第二NMOS管(NM2)。

5.根据权利要求4所述的上电复位电路，其特征在于，所述第二NMOS管(NM2)的第一端和第三端相连，作为所述钳位器件(M1)的第一端，所述第二NMOS管(NM2)的第二端作为所述钳位器件(M1)的第二端接地。