[发明专利]一种具有多个核的处理器

权利要求书

1.一种处理器，包括：

多个数字信号处理核，每个数字信号处理核包括：

解码器，用于对第一线程和第二线程的指令进行解码；

核执行电路，用于执行所述第一线程和所述第二线程的一个或多个指令；

核寄存器堆，用于存储所述第一线程和所述第二线程的上下文数据；

与所述多个数字信号处理核耦合并且由所述多个数字信号处理核共享的共享向量处理电路，所述共享向量处理电路包括：

第一多个寄存器，用于存储与所述第一线程相关联的第一上下文数据，和

第二多个寄存器，用于存储与所述第二线程相关联的第二上下文数据，

向量执行电路，用于执行所述第一线程和所述第二线程的单指令多数据SIMD指令；以及

存储器管理电路，用于转换由所述多个数字信号处理核以及所述共享向量处理电路所共享的虚拟地址空间内的虚拟地址，所述虚拟地址要被转换为系统存储器的物理地址。

2.如权利要求1所述的处理器，其特征在于，所述存储器管理电路包括转换后备缓冲器，用于对虚拟至物理的地址转换进行高速缓存。

3.如权利要求1所述的处理器，其特征在于，所述第一上下文数据和所述第二上下文数据分别包括所述第一线程和所述第二线程的第一上下文数据和第二上下文数据的部分，所述数字信号处理核用于将所述第一上下文数据和所述第二上下文数据中的至少一些存储在所述核寄存器堆中。

4.如权利要求1所述的处理器，其特征在于，由所述向量执行电路执行的SIMD指令包括对指令集架构ISA的扩展。

5.如权利要求4所述的处理器，其特征在于，所述SIMD指令包括1024位的操作数。

6.如权利要求1所述的处理器，其特征在于，所述第一多个寄存器和所述第二多个寄存器是指令集架构ISA的架构上可见的寄存器。

7.如权利要求1所述的处理器，其特征在于，所述共享向量处理电路包括用于执行直方图计算的直方图电路。

8.如权利要求1所述的处理器，其特征在于，所述共享向量处理电路包括矩阵乘法电路。

9.如权利要求1所述的处理器，其特征在于，所述共享向量处理电路包括绝对差值求和电路。

10.如权利要求1所述的处理器，其特征在于还包括第一互连，用于将所述多个数字信号处理核耦合至所述共享向量处理电路。

11.如权利要求1所述的处理器，其特征在于还包括第二互连，用于将所述共享向量处理电路耦合至包括一级或多级共享存储器的存储器子系统。

12.一种处理指令的系统，包括：

系统存储器，用于存储指令和数据；以及

处理器，与所述系统存储器耦合，所述处理器包括：

多个数字信号处理核，每个数字信号处理核包括：

解码器，用于对第一线程和第二线程的指令进行解码；

核执行电路，用于执行所述第一线程和所述第二线程的一个或多个指令；

核寄存器堆，用于存储所述第一线程和所述第二线程的上下文数据；

与所述多个数字信号处理核耦合并且由所述多个数字信号处理核共享的共享向量处理电路，所述共享向量处理电路包括：

第一多个寄存器，用于存储与所述第一线程相关联的第一上下文数据，和

第二多个寄存器，用于存储与所述第二线程相关联的第二上下文数据，

向量执行电路，用于执行所述第一线程和所述第二线程的单指令多数据SIMD指令；以及

存储器管理电路，用于转换由所述多个数字信号处理核以及所述共享向量处理电路所共享的虚拟地址空间内的虚拟地址，所述虚拟地址要被转换为系统存储器的物理地址。