[发明专利]半导体器件有效
| 申请号: | 201810997289.7 | 申请日: | 2018-08-29 |
| 公开(公告)号: | CN109427791B | 公开(公告)日: | 2023-07-04 |
| 发明(设计)人: | 梁雪云;郑洛教;洪熙范 | 申请(专利权)人: | 三星电子株式会社 |
| 主分类号: | H10B10/00 | 分类号: | H10B10/00 |
| 代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 屈玉华 |
| 地址: | 韩国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体器件 | ||
1.一种半导体器件,包括:
衬底,包括第一区域、第二区域以及缓冲区域,所述第一区域是SRAM单元区域,所述第二区域是用于操作所述SRAM单元区域的第一外围电路区域;
多个第一栅极结构,在所述衬底的所述第一区域上在第一方向上延伸得长,所述多个第一栅极结构在与所述第一方向不同的第二方向上彼此间隔开;
多个第二栅极结构,在所述衬底的所述第二区域上在所述第一方向上延伸得长,所述多个第二栅极结构在所述第二方向上彼此间隔开,并且所述多个第二栅极结构中的每一个与所述多个第一栅极结构中的对应一个沿着所述第一方向对准成一行;
第一绝缘结构,在所述衬底的所述缓冲区域上在所述第二方向上延伸,所述第一绝缘结构在所述第一区域和所述第二区域之间沿着所述第一区域和所述第二区域中的每个的整个长度在所述第二方向上延伸;以及
第二绝缘结构,在所述衬底的所述第一区域上,所述第二绝缘结构与所述多个第一栅极结构的一部分接触,
其中所述第一绝缘结构的上表面位于与所述第二绝缘结构的上表面相同的平面上,
其中所述衬底还包括具有用于操作所述SRAM单元区域的第二外围电路的第三区域,
所述第一区域和所述第二区域在所述第一方向上彼此间隔开,且在其间具有所述缓冲区域,
所述第一区域和所述第三区域在所述第二方向上彼此间隔开,且在其间具有所述缓冲区域,并且
所述半导体器件还包括:
多个第一鳍型图案,在所述衬底的所述第一区域上在所述第二方向上延伸并在所述第一方向上间隔开第一距离;以及
多个第二鳍型图案,在所述衬底的所述第三区域上在所述第二方向上延伸并在所述第一方向上间隔开大于所述第一距离的第二距离。
2.根据权利要求1所述的半导体器件,其中所述第一绝缘结构在所述第二方向上的宽度大于所述第二绝缘结构在所述第二方向上的宽度。
3.根据权利要求1所述的半导体器件,其中所述第一绝缘结构与所述多个第一栅极结构和所述多个第二栅极结构接触。
4.根据权利要求3所述的半导体器件,其中所述多个第一栅极结构中的与所述第一绝缘结构接触的第一栅极结构的数量大于所述多个第一栅极结构中的与所述第二绝缘结构接触的第一栅极结构的数量。
5.根据权利要求1所述的半导体器件,其中所述第一绝缘结构在所述第一方向上的宽度大于所述第二绝缘结构在所述第一方向上的宽度。
6.根据权利要求1所述的半导体器件,还包括在所述衬底的所述第二区域上的第三绝缘结构,所述第三绝缘结构与所述多个第二栅极结构的一部分接触,并且所述第一绝缘结构在所述第一方向上的宽度大于或等于所述第三绝缘结构在所述第一方向上的宽度。
7.根据权利要求1所述的半导体器件,其中:
所述多个第一鳍型图案由第一深度的第一沟槽限定;和
所述多个第二鳍型图案由第二深度的第二沟槽限定,所述第一区域和所述第二区域由比所述第一深度和所述第二深度深的第三深度的深沟槽限定。
8.根据权利要求1所述的半导体器件,还包括在所述衬底上的层间绝缘膜,所述层间绝缘膜的上表面位于与所述多个第一栅极结构的上表面和所述多个第二栅极结构的上表面相同的平面上。
9.根据权利要求8所述的半导体器件,其中:
所述多个第一栅极结构中的每个包括第一栅电极,并且所述多个第二栅极结构中的每个包括第二栅电极,并且
每个第一栅电极的上表面和每个第二栅电极的上表面位于与所述层间绝缘膜的所述上表面相同的平面上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810997289.7/1.html,转载请声明来源钻瓜专利网。





