[发明专利]位矩阵乘法

说明书

本申请公开了位矩阵乘法。详述了关于处理器中的位矩阵乘法的实施例。例如，在一些实施例中，描述了一种处理器，包括：解码电路，用于对指令解码，该指令具有用于操作码、第一源位矩阵的标识符、第二源位矩阵的标识符、目的地位矩阵的标识符和立即数的字段；以及执行电路，用于执行经解码的指令以执行所标识的第一源位矩阵的S位的元素的矩阵与所标识的第二源位矩阵的S位的元素的乘法，其中乘法和累加操作由操作选择器选择并且将矩阵乘法的结果存储到所标识的目的地位矩阵中，其中S指示复数位尺寸。

背景技术

生物信息学、软件定义的无线电、成像和密码学应用(若干加密算法、安全散列法等)的许多实例使用位矩阵乘法(BMM)。当被实现为BMM时，诸如S-box、位置换、Hadamard变换、按位神经网络、伽罗瓦域乘法(在密码学和信道编码中使用的)等之类以及用于位操纵的若干操作可以是更高效的。

附图说明

在所附附图中以示例方式而非限制方式来图示本发明，在附图中，类似的附图标记指示类似的要素，其中：

图1图示具有8x8位矩阵与8x64位矩阵的源的BMM指令的执行的所选择部分的实施例；

图2图示具有64x8位矩阵与8x8位矩阵的源的BMM指令的执行的所选择部分的实施例；

图3图示具有8x64位矩阵与64x64位矩阵的源的BMM指令的执行的所选择部分的实施例；

图4图示具有64x64位矩阵与64x8位矩阵的源的BMM指令的执行的所选择部分的实施例；

图5图示用于处理诸如BMM指令之类的指令的硬件的实施例；

图6图示由处理器执行的用于处理BMM指令的方法的实施例；

图7图示BMM指令的执行的更详细的描述；

图8A-8B是图示根据本发明的实施例的通用向量友好指令格式及其指令模板的框图；

图9A是图示根据本发明的实施例的示例性专用向量友好指令格式的框图；

图9B是图示根据本发明的一个实施例的构成完整操作码字段874的具有专用向量友好指令格式900的字段的框图；

图9C是图示根据本发明的一个实施例的构成寄存器索引字段844的具有专用向量友好指令格式900的字段的框图；

图9D是图示根据本发明的一个实施例的构成扩充操作字段850的具有专用向量友好指令格式900的字段的框图；

图10是根据本发明的一个实施例的寄存器架构1000的框图；

图11A是图示根据本发明的实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线两者的框图；

图11B是图示根据本发明的实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核两者的框图；

图12A-B图示更具体的示例性有序核架构的框图，该核将是芯片中的多个逻辑块(包括相同类型和/或不同类型的其他核)中的一个；

图13是根据本发明的实施例的可具有超过一个的核、可具有集成存储器控制器、并且可具有集成图形器件的处理器1300的框图；

图14示出根据本发明的一个实施例的系统的框图；

图15是根据本发明的实施例的第一更具体的示例性系统的框图；

图16是根据本发明的实施例的第二更具体的示例性系统的框图；

图17是根据本发明的实施例的SoC的框图；以及

图18是根据本发明的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。