[发明专利]集成电路及其制造方法

权利要求书

1.一种集成电路，包括：

半导体衬底；以及

存储单元，位于所述半导体衬底上，

其中，所述存储单元包括控制栅电极、选择栅电极、电荷捕获层和共用源极/漏极，

所述共用源极/漏极位于所述半导体衬底中并且具有第一掺杂类型，

所述控制栅电极和所述选择栅电极位于所述半导体衬底上面并且分别位于所述共用源极/漏极的相对两侧上，

所述控制栅电极位于所述电荷捕获层上面并且包括具有第二掺杂类型的功函的金属，并且所述选择栅电极包括具有所述第一掺杂类型的功函的第二金属，以及

所述第二掺杂类型与所述第一掺杂类型相反，当所述存储单元是p沟道存储单元时所述控制栅电极是具有n型功函的金属，当所述存储单元是n沟道存储单元时所述控制栅电极是具有p型功函的金属。

2.根据权利要求1所述的集成电路，其中，所述第一掺杂类型是n型并且所述第二掺杂类型是p型。

3.根据权利要求1所述的集成电路，其中，所述第一掺杂类型是p型并且所述第二掺杂类型是n型。

4.根据权利要求1所述的集成电路，其中，所述金属的功函超过5.0电子伏特。

5.根据权利要求1所述的集成电路，其中，所述金属包括钌、钯、铂、钴、镍或上述的任何组合。

6.根据权利要求1所述的集成电路，其中，所述存储单元还包括高k控制栅极介电层，所述高k控制栅极介电层包括氧化铪、氧化铝或氮化硅。

7.根据权利要求6所述的集成电路，其中，所述第二金属包括铪、锆、钛、钽、铝或上述的任何组合。

8.根据权利要求1所述的集成电路，其中，所述存储单元还包括：

控制栅极介电层，罩住所述控制栅电极的下侧，所述控制栅极介电层位于所述电荷捕获层上面，并且，所述控制栅极介电层衬垫所述控制栅电极的侧壁和所述控制栅电极的底面。

9.根据权利要求1所述的集成电路，其中，所述选择栅电极的所述第二金属的功函在3.5电子伏特至4.4电子伏特之间。

10.根据权利要求1所述的集成电路，其中，所述存储单元还包括高k控制栅极介电层和高k选择栅极介电层，所述第一掺杂类型是n型，所述第二掺杂类型是p型，所述高k控制栅极介电层位于所述控制栅电极下面且在所述电荷捕获层和所述控制栅电极之间，所述高k选择栅极介电层位于所述选择栅电极下面，并且，所述选择栅电极包括具有所述第一掺杂类型的功函的金属。

11.一种用于制造集成电路的方法，所述方法包括：

在半导体衬底上形成电荷捕获层；

形成覆盖所述电荷捕获层的牺牲栅极层；

图案化所述牺牲栅极层以形成位于所述电荷捕获层上面的牺牲控制栅极，并且还形成与所述电荷捕获层和所述牺牲控制栅极相邻的牺牲选择栅极；

在所述半导体衬底中且在所述牺牲控制栅极与所述牺牲选择栅极之间形成共用源极/漏极，其中，所述共用源极/漏极具有第一掺杂类型；以及

用控制栅电极替换所述牺牲控制栅极，其中，所述控制栅电极包括具有第二掺杂类型的功函的金属；

用选择栅电极替换所述牺牲选择栅极，其中，所述选择栅电极包括具有所述第一掺杂类型的功函的第二金属，并且，所述第二掺杂类型与所述第一掺杂类型相反,当所述共用源极/漏极是p型时所述控制栅电极是具有n型功函的金属，当所述共用源极/漏极是n型时所述控制栅电极是具有p型功函的金属。

12.根据权利要求11所述的方法，其中，所述第一掺杂类型是n型，并且，所述第二掺杂类型是p型。