[发明专利]制作光掩模的方法

说明书

制作光掩模的方法包括以射线选择性曝光空白光掩模的部分，改变空白光掩模曝光至射线的部分的光学性质，因此形成空白光掩模的曝光部分与未曝光部分的图案。图案对应多个半导体装置结构的图案。

技术领域

本发明实施例关于光刻，更特别关于用于光刻的光掩模与其形成方法。

背景技术

随着半导体产业进展至纳米技术的工艺节点以求更高的装置密度、更高效能、与更低成本，制作与设计所面临的挑战也更大。集成电路材料与设计的技术进展，使每一代的集成电路均比前一代的集成电路具有更小且更复杂的电路。随着集成电路演进，功能密度(如单位芯片面积所含的内连线装置数目)通常随着几何尺寸(如工艺所能产生的最小构件或线路)缩小而增加。工艺尺寸缩小通常有利于增加产能并降低成本。这些尺寸缩小亦会增加处理与形成集成电路的复杂度。

光刻步骤为半导体工艺中的关键步骤之一。光刻技术包含紫外线光刻、深紫外线光刻、与极紫外线光刻。光掩模为光刻步骤中的重要构件。关键在制作光掩模时保持光掩模不含可溶解(resolvable)的缺陷。然而制作光掩模的技术通常包含电子束光刻与蚀刻步骤。电子束光刻亦在涂布光刻胶、显影光刻胶、与剥除光刻胶时产生微粒。蚀刻步骤会产生微粒与蚀刻残留物。若清洁步骤未完全移除微粒与残留物，在使用光掩模时的微粒与蚀刻残留物会导致成像缺陷。此外，光掩模图案中被蚀刻的侧壁也是微粒来源。

发明内容

本发明一实施例提供的制作光掩模的方法，包括：以射线选择性曝光空白光掩模的部分，改变空白光掩模曝光至射线的部分的光学性质，因此形成空白光掩模的曝光部分与未曝光部分的图案，其中图案对应多个半导体装置结构的图案。

附图说明

图1是本发明一实施例中，制作光掩模的方法的流程图。

图2是本发明一实施例中，制作光掩模的方法的连续阶段的剖视图。

图3是本发明一实施例中，制作光掩模的方法的连续阶段的剖视图。

图4是本发明一实施例中，制作光掩模的方法的连续阶段的剖视图。

图5是本发明一实施例中，制作光掩模的方法的流程图。

图6是本发明一实施例中，制作光掩模的方法的连续阶段的剖视图。

图7是本发明一实施例中，制作光掩模的方法的连续阶段的剖视图。

图8是本发明一实施例中，制作光掩模的方法的连续阶段的剖视图。

图9是本发明一实施例中，制作光掩模的方法的连续阶段的剖视图。

图10是本发明一实施例中，制作光掩模的方法的连续阶段的剖视图。

图11是本发明一实施例中，制作光掩模的方法的连续阶段的剖视图。

图12是本发明一实施例中，光掩模的剖视图。

图13是本发明一实施例中，光掩模的剖视图。

图14是本发明一实施例中，光掩模的剖视图。

图15是本发明一实施例中，制作光掩模的方法的连续阶段的剖视图。

图16是本发明一实施例中，光掩模的剖视图。

符号说明

100 方法

110、120、130、310、320、330、340、350、360 步骤

200、400 空白光掩模

205、410 基板

210 光学调整层

215、450 射线