[发明专利]一种时序测试方法、装置及VR芯片

说明书

本发明提供一种时序测试方法、装置及VR芯片，对服务器板卡中的VR芯片进行时序测试时，通过对服务器板卡中的VR芯片中的电路进行改进，以使得电路对服务器板卡的输入电压进行分压得到的使能电压是使能电压最大且输入电压跌落时使能电压不跌落至不可控区间的临界状态下的使能电压。因为服务器板卡中的VR芯片中的电路能够使得输入电压跌落时使能电压不跌落至不可控区间，故可以避免对VR芯片进行时序测试过程中，出现VR芯片的输出电压跳变不单调的问题；并且，服务器板卡中的VR芯片中的电路能够使得在输入电压跌落时使能电压不跌落至不可控区间的基础上保证使能电压最大，因此，还可以进一步避免因为还能电压过小所导致的VR芯片工作异常的问题。

技术领域

本发明涉及测试技术领域，更具体地说，涉及一种时序测试方法、装置及VR芯片。

背景技术

服务器板卡在开发过程中，需要进行一系列严格的测试，来验证其各项指标是否符合设计要求。服务器板卡由多个VR(Voltage Regulation，电压转换)芯片构成，对服务器板卡进行测试主要涉及到对服务器板卡中的VR芯片进行时序测试。

现有技术在对服务器板卡的VR芯片进行时序测试的过程中，VR芯片的使能(enable，EN)电压通常会随服务器板卡输入电压跌落的趋势下降，当VR芯片的使能电压跌落至不可控区域时，会使得VR芯片再次工作，进而造成VR芯片的输出电压跳变不单调的问题。

发明内容

有鉴于此，本发明提供一种时序测试方法、装置及VR芯片，以避免对VR芯片进行时序测试过程中，出现VR芯片的输出电压跳变不单调的问题。

技术方案如下：

一种时序测试方法，包括：

确定待进行时序测试的服务器板卡中的VR芯片，所述VR芯片包括用于对所述服务器板卡的输入电压进行分压得到所述VR芯片的使能电压的电路；所述电路用于保证所述使能电压最大且在所述输入电压跌落时所述使能电压不跌落至不可控区间；

获取由处于VOUT信号上升沿触发状态的示波器，抓取到的所述服务器板卡在上电时，所述VR芯片的四个引脚的信号波形；

获取由处于VOUT信号下降沿触发状态的所述示波器，抓取到的所述服务器板卡在关机时，所述VR芯片的四个引脚的信号波形；所述四个引脚包括VIN引脚、EN引脚、PG引脚以及VOUT引脚。

优选的，所述电路包括第一分压电阻、第二分压电阻和电容，

所述第一分压电阻的第一端与电压输入端连接，第二端与第二分压电阻的第一端连接，所述第二分压电阻的第二端接地，所述电压输入端用于输入所述输入电压；

所述电容的第一端与所述第二分压电阻的第一端连接，第二端接地。

优选的，所述第一分压电阻的电阻值为10Kohm。

优选的，所述第二分压电阻的电阻值为2.4Kohm。

一种时序测试装置，包括：

VR芯片确定单元，用于确定待进行时序测试的服务器板卡中的VR芯片，所述VR芯片包括用于对所述服务器板卡的输入电压进行分压得到所述VR芯片的使能电压的电路；所述电路用于保证所述使能电压最大且在所述输入电压跌落时所述使能电压不跌落至不可控区间；

第一信号波形获取单元，用于获取由处于VOUT信号上升沿触发状态的示波器，抓取到的所述服务器板卡在上电时，所述VR芯片的四个引脚的信号波形；

第二信号波形获取单元，用于获取由处于VOUT信号下降沿触发状态的所述示波器，抓取到的所述服务器板卡在关机时，所述VR芯片的四个引脚的信号波形；所述四个引脚包括VIN引脚、EN引脚、PG引脚以及VOUT引脚。

优选的，所述电路包括第一分压电阻、第二分压电阻和电容，