[发明专利]沟槽栅MOSFET及制造方法

说明书

本发明公开了一种沟槽栅MOSFET，包括内部区域和边缘区域，边缘区域位于导通区的边缘，用于将导通区中各原胞的栅极结构引出；内部区域中形成有第一沟槽，在边缘区域中形成有宽度大于等于第一沟槽的第二沟槽。在各第一沟槽的内侧表面形成有第一栅介质层，在第二沟槽的内侧表面形成有厚度大于第一栅介质层的第二栅介质层；在第一和二沟槽中都填充有多晶硅栅，各多晶硅栅通过在第二沟槽的多晶硅栅的顶部形成的接触孔连接到栅极。本发明还公开了一种沟槽栅MOSFET的制造方法。本发明能提高边缘区域的耐压能力且使器件的击穿发生于内部区域中，改善器件的抗冲击能力。

技术领域

本发明涉及一种半导体集成电路制造领域，特别是涉及一种沟槽栅MOSFET。本发明还涉及一种沟槽栅MOSFET的制造方法。

背景技术

如图1所示，是现有沟槽栅MOSFET的结构示意图；现有沟槽栅MOSFET包括内部区域和边缘区域，图1的剖面图中用虚线AA将内部区域和边缘区域分割开来，内部区域用标记201表示，边缘区域用标记202表示。所述内部区域为沟槽栅MOSFET的导通区，由多个原胞周期性排列组成；所述边缘区域位于所述导通区的边缘，用于将所述导通区中各原胞的栅极结构引出；现有沟槽栅MOSFET的器件结构包括：

半导体衬底如硅衬底101，形成于半导体衬底101表面的外延层102，漂移区由该外延层102组成。

沟槽栅的沟槽形成于外延层102中，其中内部区域中的沟槽都用标记111a标示，边缘区域中有一个较宽的沟槽111b，也即沟槽111b的宽度会大于沟槽111a的宽度。在沟槽111a和111b的内侧表面形成有栅介质层如栅氧化层103以及在内部填充有多晶硅并形成多晶硅栅104。

各沟槽111a和202都互相连通，各沟槽111a和202中的多晶硅栅104也互相连接在一起。

体区105形成于外延层即漂移区102的表面，体区105一般由阱区组成，被多晶硅栅104侧面覆盖的体区105表面用于形成沟道。

源区106形成于内部区域的体区105表面，在边缘区域中的体区105的表面没有形成源区106。

层间膜107覆盖在外延层102的表面。接触孔108穿过层间膜107和底部掺杂区连接。在层间膜107的顶部形成有正面金属层110，正面金属层110图形化后形成栅极和源极。可以看出，栅极通过接触孔108和底部的形成于沟槽111b中的多晶硅栅104连接，其它各多晶硅栅4都通过沟槽111b中的多晶硅栅4连接到栅极。

源极通过接触孔108和底部的源区106连接。而且为了实现源极和体区105的连接，源区106对应的接触孔108的底部需要穿过所述源区106和体区105实现连接，且在该接触孔108的底部形成有体区接触区109，体区接触区109用于和接触孔108形成良好的欧姆接触。

沟槽111b的宽度之所以设置为大于沟槽111a的宽度，是因为在沟槽111b的顶部需要形成接触孔108，宽的沟槽111b更容易实现和接触孔108之间的套准。现有工艺中，沟槽111a和202都是采用相同的工艺形成，由于沟槽111b的宽度大于沟槽111a的宽度，相应相同的刻蚀工艺之后，沟槽111b的深度也会大于沟槽111a的深度。在器件反向耐压时，沟槽111b的底部电场会大于器件内部电场，故击穿多发生于此即边缘区域的沟槽111b的底部。由于器件内部区域的击穿电流的分布会更加均匀，故边缘击穿后的电流通路的均匀性会弱于器件内部击穿。而现有结构中由于沟槽111b的深度较深而使得器件都为边缘击穿，边缘击穿后的电流通路分布的均匀性较差，会降低器件的性能。

发明内容

本发明所要解决的技术问题是提供一种沟槽栅MOSFET，能提高器件的击穿电压并提高器件的性能。为此，本发明还提供一种沟槽栅MOSFET的制造方法。