[发明专利]半导体器件及其形成方法

说明书

本发明公开了一种半导体器件的形成方法，包括：提供半导体衬底和鳍部，半导体衬底分为PMOS区和NMOS区，鳍部包括P区鳍部和N区鳍部，P区鳍部和N区鳍部分别对应形成于PMOS区和NMOS区上方；形成覆盖鳍部表面的第一保护层；在相邻鳍部之间形成层间介质层；除去部分层间介质层和部分第一保护层，以暴露P区鳍部上部的侧壁和N区鳍部上部的侧壁，P区鳍部在暴露侧壁处的宽度尺寸小于N区鳍部在暴露侧壁处的宽度尺寸。P区鳍部较小的宽度尺寸增大了后续栅极结构对器件的控制能力，有效抑制了短沟道效应，提高半导体器件的性能。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体器件及其形成方法。

背景技术

FinFET工艺和结构的出现，使半导体器件向着更小尺寸的方向发展。但是由于结构尺寸的减小，结构之间的紧凑，容易产生短沟道效应，并且伴随有漏电现象的出现，栅极结构控制能力减弱，半导体器件的性能降低。

因此，现在亟须一种提高栅极结构控制能力的半导体器件的形成方法以及相应的半导体器件。

发明内容

本发明实施例提供了一种半导体器件的形成方法，使得P区鳍部的宽度和N区鳍部的宽度尺寸不相同，提高了栅极结构的控制能力。

本发明公开了一种半导体器件的形成方法，包括：提供半导体衬底和鳍部，半导体衬底包括PMOS区和NMOS区，鳍部包括P区鳍部和N区鳍部，P区鳍部和N区鳍部分别对应形成于PMOS区和 NMOS区上方；形成覆盖鳍部表面的第一保护层；在相邻鳍部之间形成层间介质层；除去部分层间介质层和部分第一保护层，以暴露P 区鳍部上部的侧壁和N区鳍部上部的侧壁，P区鳍部在暴露侧壁处的宽度尺寸小于N区鳍部在暴露侧壁处的宽度尺寸。

根据本发明的一个方面，暴露P区鳍部上部的侧壁和N区鳍部上部的侧壁的工艺步骤包括：刻蚀部分层间介质层，以暴露形成于P 区鳍部上部的第一保护层；刻蚀P区鳍部上部暴露的第一保护层；刻蚀形成于NMOS区的部分层间介质层，以暴露形成于N区鳍部上部的第一保护层；和刻蚀除去NMOS区暴露的第一保护层和刻蚀P区鳍部上部余下的第一保护层或P区鳍部。

根据本发明的一个方面，暴露P区鳍部上部的侧壁和N区鳍部上部的侧壁的工艺步骤包括：刻蚀部分层间介质层，以暴露N区鳍部上部和P区鳍部上部；刻蚀形成于P区鳍部上部的部分第一保护层；和刻蚀除去形成于N区鳍部上部的第一保护层和刻蚀P区鳍部上部余下的第一保护层或P区鳍部。

根据本发明的一个方面，在暴露P区鳍部上部的侧壁和N区鳍部上部的侧壁后，P区鳍部上部的宽度尺寸小于P区鳍部下部的宽度尺寸。

根据本发明的一个方面，在形成第一保护层后，形成层间介质层前，还包括：在相邻鳍部之间形成牺牲层；除去部分牺牲层，以暴露形成于PMOS区的部分第一保护层；除去PMOS区暴露的第一保护层，以暴露部分P区鳍部；除去余下的牺牲层，暴露余下的第一保护层；和在第一保护层表面和暴露的P区鳍部表面形成第二保护层，保护层包括第一保护层和第二保护层；

根据本发明的一个方面，暴露P区鳍部的部分侧壁和N区鳍部的部分侧壁的工艺步骤包括：除去部分层间介质层，以暴露部分第二保护层；刻蚀除去暴露的第二保护层，以暴露出P区鳍部和位于N 区鳍部上的第一保护层；和刻蚀除去形成于N区鳍部上暴露的第一保护层和暴露的P区鳍部。

根据本发明的一个方面，保护层的材料包括SiN_x、SiO₂或α-Si 中的一种或多种组合。

根据本发明的一个方面，第一保护层或第二保护层的厚度尺寸范围为

根据本发明的一个方面，形成层间介质层后，P区鳍部上部表面的保护层厚度小于N区鳍部上部表面的保护层厚度。

根据本发明的一个方面，形成层间介质层后，P区鳍部上部表面的保护层厚度小于P区鳍部下部表面的保护层厚度，P区鳍部下部表面的保护层厚度与N区鳍部下部表面的保护层厚度相等。