[发明专利]一种三芯统包电缆介损测量中的杂散电流抑制方法

说明书

本发明涉及一种三芯统包电缆介损测量中的杂散电流抑制方法，其主要技术特点是：搭建电缆介损测试回路，在测试回路上施加电压；在三芯统包电缆的首端测量A相电缆的泄漏电流I_A1、B相电缆的泄漏电流I_B1和C相电缆的泄漏电流I_C1；将A、B、C相电缆的首端电气相连，测量三相泄漏电流I₀₁；在末端分别测量三相电缆的泄漏电流I_A2、I_B2、I_C2；将A、B、C相电缆的末端电气相连，测量三相泄漏电流I₀₂；计算每一相的介损值。本发明可实现三芯统包电缆在介损测量中的杂散电流的抑制功能，分别测量首端泄露电流和末端泄露电流，进而计算每相的介损值，可以有效减少电缆沿线的分布式杂散泄漏电流给测量结果带来的误差，更加准确反映电缆主绝缘的介损。

技术领域

本发明属于高压电气试验技术领域，尤其是一种三芯统包电缆介损测量中的杂散电流抑制方法。

背景技术

介损测量是评估电气设备运行状态的一种试验手段。但是，对于电力电缆而言，由于电缆电容量大、线路长度长，因此，电气参数分布特性显著。由于电气参数的分布性，造成介损测量中会出现误差，误差的来源主要是电缆沿线的电容分布式效应导致的泄漏电流。由于介损主要通过主绝缘泄漏电流来反映，但实际测量中，由于电缆多层结构造成的分布式杂散泄漏电流会对主绝缘泄漏电流造成叠加效益，导致测量结果偏大。

发明内容

本发明的目的在于克服现有技术的不足，提供一种设计合理且测量结果准确的三芯统包电缆介损测量中的杂散电流抑制方法。

本发明解决其技术问题是采取以下技术方案实现的：

一种三芯统包电缆介损测量中的杂散电流抑制方法，包括以下步骤：

步骤1、搭建电缆介损测试回路，在测试回路上施加电压；

步骤2、在三芯统包电缆的首端测量A相电缆的泄漏电流I_A1、B相电缆的泄漏电流I_B1和C相电缆的泄漏电流I_C1；

步骤3、将A、B、C相电缆的首端电气相连，测量三相泄漏电流I₀₁；

步骤4、在末端分别测量三相电缆的泄漏电流I_A2、I_B2、I_C2；

步骤5、将A、B、C相电缆的末端电气相连，测量三相泄漏电流I₀₂；

步骤6、采用如下公式计算每一相的介损值tanδ_A、tanδ_B、tanδ_C：

其中ω为电源的角频率，U为测试回路上施加电压，I_A、I_B、I_c为抑制杂散电流后的A、B、C相电流；

通过以上步骤，可有效抑制三芯统包电缆介损测量中的杂散电流。

本发明的优点和积极效果是：

本发明可实现三芯统包电缆在介损测量中的杂散电流的抑制功能，分别测量首端泄露电流和末端泄露电流，进而计算每相的介损值，可以有效减少电缆沿线的分布式杂散泄漏电流给测量结果带来的误差，更加准确反映电缆主绝缘的介损。

附图说明

图1为本发明的电缆介损现场测量接线图。

具体实施方式

以下结合附图对本发明做进一步详述。