[发明专利]处理被处理体的方法

说明书

本发明提供一种处理被处理体的方法，其在被处理体上的图案形成中抑制高精度的最小线宽的偏差。利用与ALD法同样的方法反复执行第一步骤的膜形成处理中形成的膜的膜厚根据形成该膜的面的温度而不同，基于上述情况，为了降低晶片的表面中沟槽的偏差，在按晶片的表面的每一区域调节温度之后进行膜形成处理，能够降低晶片的表面中的沟槽的偏差，并且能够在沟槽的内表面按每一原子层高精细地形成含硅氧化物的膜。当形成有膜的沟槽的沟槽宽度比基准宽度窄时，为了扩展沟槽宽度，利用与ALE法同样的方法进行反复执行第2流程的蚀刻处理，各向同性地均匀地蚀刻设置在沟槽的内表面的膜。

技术领域

本发明的实施方式涉及处理被处理体的方法。

背景技术

在电子器件的制造工艺中，为了在被处理层上形成掩模并将该掩模的图案转印到该被处理层而进行蚀刻。作为该蚀刻能够使用等离子体蚀刻。用于等离子体蚀刻的抗蚀剂掩模能够利用光刻技术形成。因此，形成在被处理层的图案的极限尺寸依赖于通过光刻技术形成的抗蚀剂掩模的分辨率。抗蚀剂掩模的分辨率存在极限分辨率。对电子设备的高集成化的要求正在提高，要求形成比抗蚀剂掩模的极限分辨率更小的尺寸的图案。因此，如专利文献1所记载，提案有调整抗蚀剂掩模的尺寸形状，缩小由该抗蚀剂掩模提供的开口的宽度的技术。

现有技术文献

专利文献

专利文献1：日本特开2004-80033号公报

发明内容

发明想要解决的技术问题

图案形成例如通过对SiO₂层等的被处理层形成非常细致的沟槽能够得到。在形成具有比抗蚀剂掩模的极限分辨率更小的尺寸的图案的情况下，要求控制图案的沟槽的非常细致的最小线宽(CD：Critical Dimension(临界尺寸))。图案越细致，最小线宽的不均匀的影响越大。因此，例如在具有SiO₂等的被处理层的被处理体上的图案形成中，为了伴随高集成化的精细化，期望实现抑制高精度的最小线宽的不均匀的方法。

用于解决技术问题的技术方案

在一个方式中，提供处理被处理体的方法。在被处理体中，多个沟槽设置在该被处理体的表面，在上述方法中，包括基本步骤，该基本步骤包括：测定多个沟槽的沟槽宽度的第一步骤；当在第一步骤中所测定的沟槽宽度在所述表面中的偏差不在预先设定的基准范围内时，调节该沟槽宽度的第二步骤；和当偏差在基准范围内且在第一步骤中所测定的沟槽宽度比预先设定的基准宽度窄时，进行扩展该沟槽宽度的蚀刻处理的第三步骤，在上述方法中，表面被划分为多个区域，第二步骤包括：按多个区域的每一个区域调节表面的温度的第四步骤；和进行在沟槽的内表面形成膜的膜形成处理的第五步骤，在上述第四步骤中，利用预先已取得的对应数据调节所述表面的温度，以使得偏差能够通过所述膜的形成而降低，其中，上述对应数据表示膜形成处理中的表面的温度与堆积在沟槽的内表面的膜的膜厚的对应关系，膜形成处理反复执行第一流程，该第一流程包括：向收纳有被处理体的等离子体处理装置的处理容器内供给第一气体的第六步骤；在执行第六步骤后，对处理容器内的空间进行吹扫的第七步骤；在执行第七步骤后，在处理容器内生成第二气体的等离子体的第八步骤；和在执行第八步骤后，对处理容器内的空间进行吹扫的第九步骤，蚀刻处理反复执行第二流程，并通过按每一原子层除去膜来各向同性地蚀刻该膜，其中，第二流程包括：第十步骤，在处理容器内生成第三气体的等离子体，并且在沟槽的内表面的原子层各向同性地形成包含该第三气体的等离子体中所包含的离子的混合层；在执行第十步骤后，对处理容器内的空间进行吹扫的第十一步骤；第十二步骤，在执行第十一步骤后，在处理容器内生成第四气体的等离子体，并且利用第四气体的等离子体中所含有的自由基除去所述混合层；和在执行第十二步骤后，对处理容器内的空间进行吹扫的第十三步骤，膜含有硅，第一气体含有氨基硅烷类气体，第二气体包括含有氧原子的气体，第三气体含有氮，第四气体含有氟，在第十二步骤中生成的第四气体的等离子体含有自由基，该自由基用于除去含有硅的氮化物的混合层，在第六步骤中不生成第一气体的等离子体。