[发明专利]钳位逻辑电路

说明书

一种钳位逻辑电路具有逻辑电路、控制端、电流钳位电路以及输出端。逻辑电路具有至少一结型场效应晶体管。控制端接收输入信号。电流钳位电路具有晶体管和电阻。晶体管的第一端耦接钳位逻辑电路的控制端，晶体管的第二端耦接电阻的第一端，晶体管的控制端耦接参考电压，电阻的第二端耦接到逻辑电路的输入端。钳位逻辑电路的输出端耦接到逻辑电路的输出端。

技术领域

本发明是关于一种钳位逻辑电路(Clamp logic circuit)，尤指一种可用于高频射频应用的钳位逻辑电路。

背景技术

随着半导体工艺技术的进展，晶粒(die)中电子组件(例如，晶体管)的密度变得更高，导致电子组件的信号容易受到内部信号及/或外部信号的影响。请参考图1A，图1A是现有技术的逻辑电路(logic circuit)100的功能方块图。输入信号S1经由输入端A输入到逻辑电路100。寄生电容Cp1(parasitic capacitor)存在于逻辑电路100和射频装置之间，而来自射频装置的外部交流(alternating current；AC)信号Sr(例如：射频信号)可以经由寄生电容Cp1传送到输入端A，以致于逻辑电路100可能会因外部交流信号Sr的干扰而异常地操作。例如，逻辑电路100的输出端B的逻辑电平的转换(transition)(例如：从高电平到低电平或从低电平到高电平)可能会异常。此外，由于逻辑电路100的电子特性，逻辑电路100可能消耗大量功率。请参考图1B，图1B是依据图1A中从输入端A流入逻辑电路100的电流I与输入信号S1的电压电平的关系图。当输入信号S1的电压电平大于1伏特时，从输入端A流入逻辑电路100的电流I随着输入信号S1电位的增加而增加，造成逻辑电路100消耗过多的功率。

发明内容

在本发明的一实施例提供了一种钳位逻辑电路(Clamp logic circuit)。钳位逻辑电路包含逻辑电路、控制端、电流钳位电路以及输出端。逻辑电路包含至少一结型场效应晶体管(Junction Field-Effect Transistor；JFET)。控制端用以接收一输入信号。电流钳位电路包含第一晶体管及第一电阻。第一晶体管的第一端耦接钳位逻辑电路的控制端，第一晶体管的第二端耦接第一电阻的第一端，第一晶体管的控制端耦接一参考电压，而第一电阻的第二端耦接逻辑电路的输入端。钳位逻辑电路的输出端耦接到逻辑电路的输出端。

附图说明

图1A是现有技术的逻辑电路的功能方块图。

图1B是依据现有技术图1A中从输入端流入逻辑电路的电流与输入信号的电压电平的关系图。

图2A是本发明一实施例的钳位逻辑电路的功能方块图。

图2B是依据本发明图2A中从控制端流入钳位逻辑电路的电流钳位电路的电流与输入信号的电压电平的关系图。

图3是本发明另一实施例的钳位逻辑电路的电路图。

图4是本发明另一实施例的钳位逻辑电路的电路图。

图5A至图5C是本发明的不同实施例的钳位逻辑电路的电流钳位电路的高阻抗网络的电路图。

图6A至图6C是本发明的不同实施例的钳位逻辑电路的电路图。

图7A是依据本发明图6B中从控制端流入钳位逻辑电路的电流钳位电路的电流与输入信号的电压电平之间的关系图。

图7B是依据本发明图6C中从控制端流入钳位逻辑电路的电流钳位电路的电流与输入信号的电压电平之间的关系图。

图8是本发明另一实施例的钳位逻辑电路的电路图。

图9A至图9C是本发明的不同实施例的钳位逻辑电路的低通滤波器的电路图。

图10A至图10C是本发明的不同实施例的钳位逻辑电路的电路图。

【符号说明】