[发明专利]差分参考电压缓冲器

权利要求书

1.一种差分参考电压缓冲器，其特征在于，包括：

缓冲级，至少包括第一晶体管和第二晶体管；

控制电路，与所述缓冲级连接，并形成负反馈结构，用于产生差分参考电压，所述控制电路至少包括第一运算放大器、第一电阻、第二电阻和共模反馈电路，所述第一运算放大器包括两个输入端，其第一输入端通过第一电阻分别与第一晶体管的源极和共模反馈电路连接，其第二输入端通过第二电阻分别与第二晶体管的源极和共模反馈电路连接；

电流补偿电路，用于补偿控制电路的电阻负载电流；所述电流补偿电路包括第二运算放大器、第三运算放大器、第三电阻和第四电阻；所述第二运算放大器包括两个输入端，其第一输入端与第一晶体管的源极连接，其第二输入端通过所述第三电阻与信号地连接；所述第三运算放大器包括两个输入端，其第一输入端与第二晶体管的源极连接，其第二输入端通过所述第四电阻与输入电压V_ref连接；所述电流补偿电路还包括第三晶体管和第四晶体管，所述第二运算放大器的第一输入端与第三晶体管的电流处理端连接，所述第二运算放大器的第二输入端与第四晶体管的电流处理端连接，第二运算放大器的输出端分别与第三晶体管的栅极和第四晶体管的栅极连接；所述电流补偿电路还包括第五晶体管和第六晶体管，所述第三运算放大器的第一输入端与第五晶体管的电流处理端连接，所述第三运算放大器的第二输入端与第六晶体管的电流处理端连接，第三运算放大器的输出端分别与第五晶体管的栅极和第六晶体管的栅极连接，

以及，

驱动级，用于产生输出差分参考电压。

2.根据权利要求1所述的差分参考电压缓冲器，其特征在于，所述控制电路还包括第五电阻和第六电阻，所述第一运算放大器的第一输入端通过第五电阻与信号地连接，所述第一运算放大器的第二输入端通过第六电阻与输入电压V_ref连接。

3.根据权利要求1所述的差分参考电压缓冲器，其特征在于，所述共模反馈电路包括第四运算放大器、第七电阻和第八电阻；

第七电阻的一端和第八电阻的一端分别为共模反馈电路的检测电平的两个输入端，第七电阻的另一端和第八电阻的另一端分别与第四运算放大器的第一输入端连接，第四运算放大器的第二输入端为共模反馈电路的共模电平输入端，第四运算放大器的输出端为所述共模反馈电路的输出端。

4.根据权利要求3所述的差分参考电压缓冲器，其特征在于，所述第一运算放大器包括一个输出端，所述输出端与所述第一晶体管的栅极连接，第二晶体管的栅极与共模反馈电路的输出端连接，所述第一晶体管和所述第二晶体管形成源跟随器且共用一路偏置电流。

5.根据权利要求3所述的差分参考电压缓冲器，其特征在于，所述第一运算放大器包括两个输出端和一个共模反馈输入端，第一运算放大器的第一输出端与第一晶体管的栅极连接，第一运算放大器的第二输出端与第二晶体管的栅极连接，所述共模反馈输入端与共模反馈电路的输出端连接，所述第一晶体管和所述第二晶体管分别与控制电路连接，并形成源极负反馈形式。

6.根据权利要求1所述的差分参考电压缓冲器，其特征在于，所述第二运算放大器的第一输入端为负向输入端，所述第二运算放大器的第二输入端为正向输入端，所述第三晶体管和第四晶体管为PMOS管，所述第三晶体管的电流处理端和第四晶体管的电流处理端为各自的漏极。

7.根据权利要求1所述的差分参考电压缓冲器，其特征在于，所述第二运算放大器的第一输入端为正向输入端，所述第二运算放大器的第二输入端为负向输入端，所述第三晶体管和第四晶体管为NMOS管，所述第三晶体管的电流处理端和第四晶体管的电流处理端为各自的源极。

8.根据权利要求1所述的差分参考电压缓冲器，其特征在于，所述第三运算放大器的第一输入端为负向输入端，所述第三运算放大器的第二输入端为正向输入端，所述第五晶体管和第六晶体管为NMOS管，所述第五晶体管的电流处理端和第六晶体管的电流处理端为各自的漏极。