[发明专利]硅通孔结构的形成方法、CIS晶圆的形成方法及CIS晶圆

说明书

本发明提供了一种硅通孔结构的形成方法、CIS晶圆的形成方法及CIS晶圆，包括提供晶圆键合结构，所述像素晶圆中的第一层叠层中形成有第一顶层金属层及第一阻挡层，所述第一阻挡层覆盖部分所述第一顶层金属层，当刻蚀所述晶圆键合结构以形成硅通孔时，所述像素晶圆的第一阻挡层可以保护其顶层金属不被刻蚀，刻蚀停止在暴露出所述逻辑晶圆的第二顶层金属层，所以，形成的开口可以同时暴露出第一顶层金属层和第二顶层金属层。本发明提供的硅通孔结构的形成方法及CIS晶圆的形成方法可以通过一步刻蚀形成开口，简化了工艺，节约了光罩，并且降低了制造的成本和时间。

技术领域

本发明涉及半导体制造工艺，尤其涉及一种硅通孔结构的形成方法、CIS晶圆的形成方法及CIS晶圆。

背景技术

基于硅通孔(Through Silicon Vias，TSV)技术的三维方向堆叠的集成电路封装技术(3D IC)是目前非常前沿的封装技术，其能够有效的降低寄生效应，改善芯片速度和降低功耗，TSV技术是通过在芯片和芯片之间制作垂直导通，实现芯片之间互连的技术。

基于TSV技术的CMOS影像感测器(CMOS Image Sensor；CIS)产品的晶圆的封装工艺是：一片像素晶圆和逻辑晶圆通过晶面和晶面贴合在一起，然后将像素晶圆和逻辑晶圆中的金属层通过TSV结构连在一起。但由于像素晶圆和逻辑晶圆较厚，现有的TSV不能一次刻蚀成功，要分三步进行刻蚀，共需三个刻蚀步骤，工艺复杂，制造成本和时间都较大。

发明内容

本发明的目的在于提供一种硅通孔结构的形成方法、CIS晶圆的形成方法及CIS晶圆，以解决现有技术中形成硅通孔结构工艺复杂等问题。

为了达到上述目的，本发明提供了硅通孔结构的形成方法，所述硅通孔结构的形成方法包括：

提供晶圆键合结构，所述晶圆键合结构包括键合在一起的像素晶圆和逻辑晶圆，所述像素晶圆包括第一衬底和第一层叠层，所述第一层叠层中形成有第一顶层金属层及第一阻挡层，所述第一阻挡层覆盖所述第一顶层金属层，所述第一阻挡层较所述第一顶层金属层靠近所述第一衬底，所述逻辑晶圆包括第二衬底和第二层叠层，所述第二层叠层中形成有第二顶层金属层，所述第一层叠层和所述第二层叠层接合；

从所述第一衬底刻蚀所述晶圆键合结构以形成开口，所述开口暴露出所述像素晶圆的第一顶层金属层和所述逻辑晶圆的第二顶层金属。

所述第一层叠层包括第一金属连线层及第二阻挡层，所述第一金属连线层较所述二阻挡层更靠近所述第一衬底；所述第二层叠层包括第二金属连线层及第三阻挡层，所述第二金属连线层较所述第三阻挡层更靠近所述第二衬底。

可选的，所述第一顶层金属层及所述第一阻挡层位于所述第一金属连线层中，所述第二顶层金属层位于所述第二金属连线层中。

可选的，所述第一层叠层还包括第一介质层，所述第二层叠层还包括第二介质层，所述第一介质层与所述第二介质层接合。

可选的，刻蚀所述晶圆键合结构以形成所述开口，所述开口暴露出所述像素晶圆的第一顶层金属层和所述逻辑晶圆的第二顶层金属的步骤包括：

执行第一刻蚀工艺刻蚀所述第一衬底、第一金属连线层及第二阻挡层，形成所述开口，所述开口露出部分所述第一阻挡层及所述第三阻挡层；

执行第二刻蚀工艺刻蚀以去除所述开口底部的第一阻挡层第三阻挡层，以露出所述第一顶层金属和第二顶层金属。

可选的，所述第一阻挡层、第二阻挡层及第三阻挡层的材料相同，且所述第一阻挡层较所述第二阻挡层及第三阻挡层厚。

可选的，所述第一阻挡层、第二阻挡层及第三阻挡层的材料均为氮化硅和/或氮掺杂碳化硅。

可选的，所述第一刻蚀工艺及所述第二刻蚀工艺均为干法刻蚀。