[发明专利]一种四通道输入的40GSPS采集系统信号驱动电路

说明书

本发明公开了一种四通道输入的40GSPS采集系统信号驱动电路，包括四个一分为二、四块驱动选择电路板以及四块10GSPS驱动板，构建基于功分器+高速模拟开关+高速差分放大器结构，大大减少了差分运算放大器的数量，简化了连接信号线太多的问题，这样降低了成本、减小了功耗，性能也得到了提高，并且还可以灵活的实现采样率动态配置。

技术领域

本发明属于高速数据采集技术领域，更为具体地讲，涉及一种四通道输入的40GSPS采集系统信号驱动电路，用于多个高速ADC时间交替并行采样系统中ADC输入端的驱动。

背景技术

基于时间交替并行采样的方法是高速数据采集系统中提高系统采样率的有效方法，并广泛的应用于电子测试仪器、雷达系统、通信信号检测等领域。其基本原理是将同一模拟信号分别送到多个高速ADC中进行数字量化采样，每路ADC的采样时钟相位按照一定顺序分别采样，然后在汇集各路ADC的采样数据进行顺序组合，从而提高了采集系统的实时采样率。由于被测信号往往也是高速信号，要求ADC输入驱动电路必须满足信号传输过程中的匹配原则，确保信号完整性。因此，时间交替采样ADC路数越多，给驱动电路带来的挑战也越大。

在时间交替并行采样系统中，每一路ADC要求差分高速信号输入，而且各个ADC驱动电路具有良好的一致性，即具有相同的幅频响应、相频响应，以及相位信息等，以确保尽量“均匀”采样。传统的做法是逐步扇出，这种方法在针对并行采样ADC数量较少的情况下比较适合，但如果并行采样ADC较多，将带来连接信号线太多，太复杂，而且对最高实时采样率要求动态配置的灵活应用场合下，则有些不适合。

同时，在高速信号的传输过程中，为了确保信号的完整性，要求传输路径匹配以及终端匹配，这个过程中往往伴随的是大电流信号。由于已有放大器带宽及功率特性的限制，实际情况下，通常一个高速运算放大器的驱动能力有限，在对带宽影响不大的情况下，最多扇出2路信号。时间交替并行采样中，ADC典型的驱动电路如图1所示，且通常ADC驱动通常为差分放大器。其中B表示运算放大器器件，ADC_N1和ADC_N2分别表示输入到两个交替采样ADC的各自输入端口。

当前市面上的高速ADC内部也是基于多个ADC核实现的更高采样率。如图2所示，某规格的高速ADC，外部可以有四个输入端口，分别是CH_A、CH_B、CH_C、CH_D，在内部输入部分，有宽带模拟矩阵开关，可以实现对多个端口输入信号的选择，这边可以对任意一端口的输入信号实现5GSPS采样模式。基于此类5GSPS的高速ADC，可以进一步采用多片该类ADC，实现更高采样率，如两片时间交替并行采样实现10GSPS、四片交替采样实现20GSPS、八片时间交替并行采样，实现40GSPS，这对外部ADC驱动电路带来很大挑战。

要对一个信号实现40GSPS的采样率，需要八片5GSPS的高速ADC通过时间交替采样的方式来实现。基于图1中基本的时间交替并行采样ADC驱动电路原理，信号逐级扇出，则需要按照图3所示的方式来实现，即一路信号分为两路信号，两路信号分为四路信号，四路信号分为八路信号，分别驱动8片5GSPS高速ADC。该方案对一路信号实现40GSPS的采样，需要采用7片差分放大器。如果要实现4个通道信号，40GSPS采样率，则仅仅在ADC驱动级环节，则须要28片差分放大器。这给系统功耗、体积、成本等带来不小压力和困难。

在四通道高速采样系统，要求在单通道工作模式下，最高能够实现40GSPS的采样率，在双通道工作模式，能够分别实现最高20GSPS采样率，在四通道工作模式，能够同时实现10GSPS采样率，如果按照图3的方案，体积、功耗、成本都太大。

发明内容

本发明的目的在于克服现有技术不足，通过分析具体需求，结合所采样的高速ADC特点，提供一种成本低、功耗小，性能好的四通道输入的40GSPS采集系统信号驱动电路。

为实现上述发明目的，本发明四通道输入的40GSPS采集系统信号驱动电路，其特征在于，包括：