[发明专利]一种多FPGA互联装置及方法

权利要求书

1.一种多FPGA互联装置，其特征在于，包括第一FPGA、第二FPGA以及第三FPGA，所述第一FPGA内设有中央处理器，所述第二FPGA内设有闪存控制器；第三FPGA内设有AXI总线互联矩阵，所述AXI总线互联矩阵包括多路输入与输出互相连接的AXI总线，所述中央处理器以及闪存控制器分别通过LVDS接口与所述AXI总线互联矩阵连接；

所述LVDS接口包括设于第三FPGA内的第一AXI转换模块、第二AXI转换模块、第三AXI转换模块以及第一LVDS转换模块；所述中央处理器通过第一AXI转换模块与AXI总线互联矩阵连接；所述闪存控制器通过第二AXI转换模块和AXI总线互联矩阵连接，所述第三AXI转换模块分别与所述AXI总线互联矩阵以及第一LVDS转换模块连接，所述闪存控制器通过第一LVDS转换模块和AXI总线互联矩阵连接；

所述LVDS接口还包括设于所述第三FPGA内的第一通用信号转换模块以及第二通用信号转换模块，所述第三FPGA内设有硬件加速模块，所述硬件加速模块通过第一通用信号转换模块与所述中央处理器连接，所述硬件加速模块通过第二通用信号转换模块与所述闪存控制器连接；

所述第三FPGA内还设有第一单路转换模块以及第二单路转换模块，所述第一单路转换模块分别与所述AXI总线互联矩阵以及所述第一AXI转换模块连接，所述第二单路转换模块分别与所述AXI总线互联矩阵以及所述第二AXI转换模块连接；

所述第三FPGA内还设有与所述AXI总线互联矩阵连接的颗粒控制器；

所述LVDS接口还包括设于所述第一FPGA上的第四AXI转换模块，所述第一FPGA上设有第一多路转换模块，所述中央处理器与所述第一多路转换模块连接，所述第三AXI转换模块分别与所述第一多路转换模块以及第一AXI转换模块连接；所述第一FPGA上设有第二通用信号转换模块，所述第二通用信号转换模块与所述第一通用信号转换模块连接；

所述LVDS接口还包括设于所述第二FPGA上的第五AXI转换模块、第二LVDS转换模块以及第三通用信号转换模块，所述第二FPGA上设有第二多路转换模块，所述第五AXI转换模块分别与所述闪存控制器以及所述第二多路转换模块连接，所述第二多路转换模块与所述第二AXI转换模块连接，所述第二LVDS转换模块与所述第一LVDS转换模块连接，所述第三通用信号转换模块与所述第二通用信号转换模块连接；

所述第一AXI转换模块、所述第二AXI转换模块、所述第四AXI转换模块以及所述第五AXI转换模块内分别包括LVDS控制器与AXI数据处理模块，其中，当所述第一AXI转换模块、所述第二AXI转换模块、所述第四AXI转换模块以及所述第五AXI转换模块处于发送状态时，所述AXI数据处理模块提取传输的AXI有效数据，并传输至LVDS控制器，所述LVDS控制器将AXI有效数据转换为数据LVDS/时钟LVDS，并输出数据LVDS/时钟LVDS；当所述第一AXI转换模块、所述第二AXI转换模块、所述第四AXI转换模块以及所述第五AXI转换模块处于接收状态时，所述LVDS控制器将接收的数据进行解码得到信号，并将信号传输至AXI数据处理模块，由AXI数据处理模块提取AXI有效数据，并输出AXI有效数据；

所述第一通用信号转换模块包括LVDS控制器与AHB数据处理模块，其中，当第一通用信号转换模块处于发送状态时，所述AHB数据处理模块提取传输的AHB有效数据，并传输至LVDS控制器，所述LVDS控制器将AHB有效数据转换为数据LVDS/时钟LVDS，并输出数据LVDS/时钟LVDS；当第一通用信号转换模块处于接收状态时，所述LVDS控制器将接收的数据进行解码得到信号，并将信号传输至AHB数据处理模块，由AHB数据处理模块提取AHB有效数据，并输出AHB有效数据。