[发明专利]一种集成MOS电流采样结构的RC-IGBT

权利要求书

1.一种集成MOS电流采样结构的RC-IGBT，其元胞结构包括从下至上依次层叠设置的金属化集电极(1)、衬底层、第一导电类型FS层(4)和顶部半导体层；所述顶部半导体层包括第一导电类型区域(5)、位于第一导电类型区域(5)上层的第二导电类型半导体掺杂区(6)、位于第一导电类型区域(5)上层两端的第一第二导电类型区(71)和第二第二导电类型区(72)、位于第二导电类型半导体掺杂区(6)靠近第一第二导电类型区(71)侧面的第三第二导电类型区(73)、位于第二导电类型半导体掺杂区(6)和第二第二导电类型区(73)之间第四第二导电类型区(74)、位于第一导电类型区域(5)上表面两端的第一栅极结构和第二栅极结构、位于第一栅极结构上的金属化发射极(13)、位于第二栅极结构上的金属化采样电极(14)、位于第二导电类型半导体掺杂区(6)上表面的氧化层(10)；

所述第一第二导电类型区(71)、第二第二导电类型区(72)、第三第二导电类型区(73)和第四第二导电类型区(74)上层均具有第五第二导电类型区和重掺杂第一导电类型区，且位于第一第二导电类型区(71)和第三第二导电类型区(73)中的重掺杂第一导电类型区相邻，位于第二第二导电类型区(72)和第四第二导电类型区(74)中的重掺杂第一导电类型区相邻；

所述金属化发射极(13)两端的底部分别与第一第二导电类型区(71)和第三第二导电类型区(73)中的第五第二导电类型区和部分重掺杂第一导电类型区的上表面接触；第一栅极结构被金属化发射极(13)的两端与底部包围，第一栅极结构由第一栅介质层(121)和位于第一栅介质层(121)中的第一栅电极(111)构成，第一栅介质层(121)的底部与部分位于第一第二导电类型区(71)和第三第二导电类型区(73)中重掺杂第一导电类型区的上表面、及位于第一第二导电类型区(71)和第三第二导电类型区(73)之间的第一导电类型区域(5)的上表面接触；

所述金属化采样电极(14)两端的底部分别与第二第二导电类型区(72)和第四第二导电类型区(74)中的第五第二导电类型区和部分重掺杂第一导电类型区的上表面接触；第二栅极结构被金属化采样电极(14)的两端与底部包围，第二栅极结构由第二栅介质层(122)和位于第二栅介质层(122)中的第二栅电极(112)构成，第二栅介质层(122)的底部与部分位于第二第二导电类型区(72)和第四第二导电类型区(74)中重掺杂第一导电类型区的上表面、及位于第二第二导电类型区(72)和第四第二导电类型区(74)之间的第一导电类型区域(5)的上表面接触；

所述衬底层包括并列设置的第一导电类型衬底(2)与第二导电类型衬底(3)，第二导电类型衬底(3)位于第一第二导电类型区(71)、第三第二导电类型区(73)以及第一第二导电类型区(71)和第三第二导电类型区(73)之间的第一导电类型区域(5)的正下方；第一导电类型衬底(2)位于第二导电类型半导体掺杂区(6)、第二第二导电类型区(72)、第四第二导电类型区(74)、第二导电类型半导体掺杂区(6)和第四第二导电类型区(74)之间以及第二第二导电类型区(72)和第四第二导电类型区(74)之间的第一导电类型区域(5)的正下方；

所述第二导电类型半导体掺杂区(6)的结深大于第一第二导电类型区(71)、第二第二导电类型区(72)、第三第二导电类型区(73)、第四第二导电类型区(74)的结深。