[发明专利]一种高性能多节点互联并行传输控制方法

说明书

本发明涉及一种高性能多节点互联并行传输控制方法，其技术特点在于：包括以下步骤：步骤1、主机CPU发送数据至TPCM模块嵌入式CPU；步骤2、主机CPU发送数据至TCM芯片；步骤3、TCM芯片发送数据至主机CPU。本发明实现主板与国产可信密码芯片之间的直接通道，简化了数据传输环节，提高了系统的性能。

技术领域

本发明属于可信平台控制模块技术领域，涉及可信平台控制模块数据传输方法，尤其是一种高性能多节点互联并行传输控制方法。

背景技术

传统的可信平台控制模块(TPCM)采用专用可信密码芯片(TCM)实现可信算法功能，可信平台控制模块内部集成嵌入式处理器实现对可信密码芯片的配置与数据的预处理功能。由于传统的实现方式数据需要经过嵌入式处理器进行转发，无形中增加了数据传递次数，效率较低，传输通道的性能直接影响整个系统的性能和用户的体验感。

发明内容

本发明的目的在于克服现有技术中的缺陷，提供一种设计合理、工作效率高、使用便捷且能够有效减少数据传递次数的高性能多节点互联并行传输控制方法。

本发明解决其现实问题是采取以下技术方案实现的：

一种高性能多节点互联并行传输控制方法，包括以下步骤：

步骤1、主机CPU发送数据至TPCM模块嵌入式CPU；

步骤2、主机CPU发送数据至TCM芯片；

步骤3、TCM芯片发送数据至主机CPU。

而且，所述步骤1的具体步骤包括：

①主机CPU按照数据封装协议将数据进行封包并发送至FIFO；

②状态查询模块查询FIFO状态，当FIFO有数据时通知协议解析模块，进行主机CPU源地址和嵌入式处理器目的地址的解析以及数据长度解析；

③状态查询模块查询发送数据是否全部写入，写入完毕，状态查询模块通知DMA传输模块将数据由主机CPU的数据FIFO搬运至嵌入式处理器的数据FIFO；

④状态查询模块查询是否数据搬运完毕，搬运完毕通知DMA传输模块，并发送中断给嵌入式处理器；

⑤嵌入式处理器查询FIFO状态，并将数据传输至内部RAM中。

而且，所述步骤2的具体步骤包括：

①主机CPU按照数据封装协议将数据进行封包并发送至FIFO；

②状态查询模块查询FIFO状态，当FIFO有数据时通知协议解析模块，进行主机CPU源地址和TCM芯片目的地址解析以及数据长度解析；

③状态查询模块查询发送数据是否全部写入，写入完毕，状态查询模块通知DMA传输模块将数据由主机CPU的数据FIFO搬运至TCM芯片的内部RAM中；

④状态查询模块查询是否数据搬运完毕，搬运完毕通知DMA传输模块发送中断至TCM芯片。

而且，所述步骤3的具体步骤包括：

①TCM芯片按照数据封装协议将数据进行封包并写入内部RAM，并通知状态查询模块；

②状态查询模块查询TCM芯片内部RAM状态，通知协议解析模块，进行TCM芯片源地址和主机CPU目的地址解析以及数据长度解析；

③状态查询模块通知DMA传输模块将数据由TCM芯片的内部RAM搬运至主机CPU的数据FIFO中；

④状态查询模块查询是否数据搬运完毕，搬运完毕通知DMA传输模块；

⑤CPU处理器查询FIFO状态，并将数据传输至内部RAM中。