[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：形成基底，包括衬底以及位于衬底上多个分立的鳍部；形成横跨鳍部的金属栅结构，金属栅结构覆盖鳍部的部分顶部和部分侧壁；沿鳍部的延伸方向，在相邻鳍部之间的衬底上形成隔离栅结构，隔离栅结构的材料为电介质材料。本发明在相邻鳍部之间的衬底上形成隔离栅结构，且隔离栅结构的材料为电介质材料；在半导体工艺中，隔离栅结构通常与横跨鳍部的金属栅结构在同一工艺步骤中形成，即隔离栅结构的材料通常包括金属材料，本发明通过选取电介质材料作为隔离栅结构的材料，使隔离栅结构具备绝缘特性，避免隔离栅结构与相邻鳍部发生电性连接，从而有利于提高隔离栅结构的击穿电压，进而改善器件的电学性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为基本半导体器件之一目前正被广泛应用。所以随着半导体器件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统平面晶体管对沟道电流的控制能力变弱，出现短沟道效应，引起漏电流增大，最终影响半导器件的电学性能。

为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。鳍式场效应晶体管的结构通常包括：凸出于衬底的鳍部以及位于所述衬底上的隔离结构(例如：浅沟槽隔离结构)，所述隔离结构覆盖所述鳍部的部分侧壁，且所述隔离结构的顶部低于所述鳍部的顶部；覆盖所述鳍部部分顶部和部分侧壁的栅极结构；位于所述栅极结构两侧鳍部内的源区和漏区。

然而，随着半导体器件尺寸的不断缩小，相邻鳍式场效应晶体管之间的距离也随之缩小。为了防止相邻鳍式场效应晶体管出现相连(merge)的现象，现有技术引入了单扩散隔断(single diffusion break，SDB)隔离结构的制造技术。单扩散隔断隔离结构一般分布在沿鳍部的延伸方向上，通过去除部分区域的鳍部，在所述鳍部中形成一个或多个沟槽，并在所述沟槽中填充绝缘材料，从而对相邻的剩余鳍部进行隔离，进而减小相邻剩余鳍部之间的漏电流，所述单扩散隔断隔离结构还可以避免源区和漏区之间的桥接(source-drainbridge)问题。

但是，在半导体结构中引入单扩散隔断隔离结构后，器件仍有性能不佳的问题。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，改善器件性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：形成基底，包括衬底以及位于所述衬底上多个分立的鳍部；形成横跨所述鳍部的金属栅结构，所述金属栅结构覆盖所述鳍部的部分顶部和部分侧壁；沿所述鳍部的延伸方向，在相邻所述鳍部之间的衬底上形成隔离栅结构，所述隔离栅结构的材料为电介质材料。

相应的，本发明还提供一种半导体结构，包括：基底，包括衬底以及位于所述衬底上多个分立的鳍部；横跨所述鳍部的金属栅结构，所述金属栅结构覆盖所述鳍部的部分顶部和部分侧壁；隔离栅结构，沿所述鳍部的延伸方向，位于相邻所述鳍部之间的衬底上，所述隔离栅结构的材料为电介质材料。

与现有技术相比，本发明的技术方案具有以下优点：

本发明在沿鳍部延伸方向的相邻鳍部之间的衬底上形成隔离栅结构，且所述隔离栅结构的材料为电介质材料；在半导体工艺中，隔离栅结构通常与横跨鳍部的金属栅结构在同一工艺步骤中形成，即隔离栅结构的材料通常包括金属材料，本发明通过选取电介质材料作为所述隔离栅结构的材料，使所述隔离栅结构具备绝缘特性，从而避免所述隔离栅结构与相邻鳍部发生电性连接，进而提高所述隔离栅结构的击穿电压，有利于改善器件的电学性能。