[发明专利]半导体装置和制造半导体装置的方法

说明书

根据实施例，一种半导体装置包含衬底、第一到第三导体及第一和第二接触件。所述第一导体设置在所述衬底上方的第一层中。所述第一接触件在第一方向上延伸，且设置于所述第一导体上。所述第二导体设置在所述第一层中且与所述第一导体绝缘。所述第三导体设置于所述第二导体与所述衬底之间。所述第二接触件在所述第一方向上延伸穿过所述第二导体，且经设置于所述第三导体上。如在第二方向上观察，所述第二接触件的宽度在包含于所述第一层中并平行于所述衬底的表面的边界面上方的部分与低于所述边界面的部分之间是不同的。

相关申请案的相交参考

本申请案是基于并主张2018年3月9日申请的第2018-043173号日本专利申请案的优先权，所述申请案的全部内容以引用的方式并入本文中。

技术领域

本文描述的实施例大体上涉及一种半导体装置和用于制造半导体装置的方法。

背景技术

已知具有三维堆叠存储器胞元的NAND型快闪存储器。

发明内容

根据实施例的一种半导体装置包含衬底、第一到第三导体及第一和第二接触件。所述衬底包含核心区，以及围绕所述核心区的外周边的周边区域。所述第一导体在所述核心区中设置在所述衬底上方的第一层中。所述第一接触件在与所述衬底的表面相交的第一方向上延伸，且设置于所述第一导体上。所述第二导体在周边区域中设置在所述第一层中且与所述第一导体绝缘。所述第三导体设置于所述第二导体与所述衬底之间。所述第二接触件在所述第一方向上延伸穿过所述第二导体，且经设置于所述第三导体上。如在平行于所述衬底的表面的第二方向上观察，所述第二接触件的宽度在包含于所述第一层中并平行于所述衬底的所述表面的边界面上方的部分与在所述边界面下方的部分之间是不同的。

根据所述实施例，可改进所述半导体装置的良率。

附图说明

图1是展示根据实施例的半导体装置的配置实例的框图。

图2是展示包含在根据实施例的半导体装置中的存储器胞元阵列的电路配置的实例的电路图。

图3是展示根据实施例的半导体装置的平面布局的实例的平面图。

图4是展示包含在根据实施例的半导体装置中的存储器胞元阵列的平面布局的实例的平面图。

图5是展示包含在根据实施例的半导体装置中的存储器胞元阵列的详细平面布局的实例的平面图。

图6是展示包含在根据实施例的半导体装置中的存储器胞元阵列的胞元区域中的横截面结构的实例的横截面图。

图7是展示包含在根据实施例的半导体装置中的存储器胞元阵列的接线区域中的横截面结构的实例的横截面图。

图8是展示根据实施例的半导体装置中的平面局部中的其中形成蚀刻止挡件的区、其中形成狭缝的区和其中形成裂缝止挡件的区的实例的平面图。

图9和10是分别展示根据实施例的半导体装置的裂缝止挡件区中的横截面结构的实例的横截面图。

图11、12、13、14、15和16是分别展示制造根据实施例的半导体装置的工艺的实例的胞元区域、接线区域和裂缝止挡区的横截面视图。

图17是展示制造根据实施例的半导体装置的工艺的实例的平面布局图。

图18和19是分别展示制造根据实施例的半导体装置的工艺的实例的胞元区域、接线区域和裂缝止挡件区的横截面视图。

图20是展示制造根据实施例的半导体装置的工艺的实例的裂缝止挡件区的平面布局视图。

图21、22、23和24是分别展示制造根据实施例的半导体装置的工艺的实例的胞元区域、接线区域和裂缝止挡件区的横截面视图。