[发明专利]存储器元件及其制造方法有效
申请号: | 201810940188.6 | 申请日: | 2018-08-17 |
公开(公告)号: | CN110838496B | 公开(公告)日: | 2023-04-07 |
发明(设计)人: | 邱建岚;郑俊民 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H10B43/27 | 分类号: | H10B43/27;H01L23/48 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 任岩 |
地址: | 中国台湾新竹*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 元件 及其 制造 方法 | ||
1.一种存储器元件,包括:
一对叠层结构,设置于基底上,其中每一叠层结构包括交替堆叠于所述基底上的多个栅极层与多个绝缘层,且包括位于所述多个栅极层与所述多个绝缘层之上的顶盖层;
电荷储存层,设置于所述一对叠层结构的彼此面对的侧壁上;以及
通道层,覆盖所述电荷储存层,其中所述通道层具有顶部、主体部以及底部,所述顶部覆盖所述一对叠层结构的所述顶盖层的彼此面对的侧壁,所述底部覆盖所述基底的位于所述一对叠层结构之间的部分,所述主体部连接于所述顶部与所述底部之间,且所述顶部与所述底部的掺质浓度分别高于所述主体部的掺质浓度,并且所述电荷储存层在所述通道层的底部下方连续延伸。
2.如权利要求1所述的存储器元件,其中所述顶盖层包括顶栅极层。
3.如权利要求2所述的存储器元件,其中所述通道层的所述顶部还覆盖所述顶盖层的顶面。
4.如权利要求2所述的存储器元件,其中所述叠层结构还包括底栅极层,所述底栅极层位于所述基底上,且所述多个栅极层与所述多个绝缘层位于所述底栅极层上。
5.如权利要求1所述的存储器元件,其中所述顶盖层的材料包括绝缘材料。
6.如权利要求5所述的存储器元件,还包括外延层,其中所述外延层设置于所述基底的位于所述一对叠层结构之间的部分上,且所述通道层的所述底部覆盖所述外延层。
7.一种存储器元件的制造方法,包括:
在基底上形成一对叠层结构,其中每一叠层结构包括交替叠层于所述基底上的多个第一材料层与多个第二材料层,且包括位于所述多个第一材料层与所述多个第二材料层之上的顶盖层;
在所述一对叠层结构的彼此面对的侧壁上形成电荷储存层;以及
在所述电荷储存层上形成通道层,其中所述通道层具有顶部、主体部以及底部,所述顶部覆盖所述一对叠层结构的所述顶盖层的彼此面对的侧壁,所述底部覆盖所述基底的位于所述一对叠层结构之间的部分,所述主体部连接于所述顶部与所述底部之间,且所述顶部与所述底部的掺质浓度分别高于所述主体部的掺质浓度;
其中,形成通道层的方法包括: 在所述电荷储存层上依序形成通道材料层与势垒层;图案化所述势垒层,以使经图案化的所述势垒层暴露出所述通道材料层的位于所述一对叠层结构之间且实质上平行于所述基底的主表面的一部分,且暴露出所述通道材料层的覆盖所述顶盖层的另一部分;掺杂通道材料层的暴露部分以形成通道层;以及去除图案化的势垒层。
8.如权利要求7所述的存储器元件的制造方法,其中掺杂沟道材料层的方法包括:
在经图案化的所述势垒层以及所述通道材料层的暴露部分上形成掺杂层;
进行热处理,以使所述掺杂层中的掺质进入所述通道材料层的所述暴露部分,从而形成所述通道层;以及
移除所述掺杂层。
9.如权利要求7所述的存储器元件的制造方法,其中每一第一材料层为栅极层,每一第二材料层为绝缘层,且所述顶盖层包括顶栅极层。
10.如权利要求7所述的存储器元件的制造方法,在形成所述电荷储存层之前还包括:形成外延层,其中所述外延层设置于所述基底的位于所述一对叠层结构之间的部分上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810940188.6/1.html,转载请声明来源钻瓜专利网。