[发明专利]半导体装置封装及其制造方法

说明书

一种半导体装置封装包含第一电介质层、第一导电层、电子组件、第二电介质层、第二导电层及封装主体。所述第一电介质层具有顶表面、与所述顶表面相对的底表面及在所述顶表面与所述底表面之间延伸的侧向表面。所述第一导电层安置在所述第一电介质层的所述顶表面上。所述电子组件安置在所述第一电介质层的所述顶表面上。所述第二电介质层覆盖所述第一电介质层的所述底表面及所述侧向表面的第一部分，且暴露所述第一电介质层的所述侧向表面的第二部分。所述第二导电层安置在所述第二电介质层的底表面上且电连接到所述第一导电层。所述封装主体覆盖所述电子组件、所述第二电介质层的顶表面及所述第一电介质层的所述侧向表面的所述第二部分。

技术领域

本发明大体来说涉及半导体装置封装及其制造方法。更特定来说，本发明涉及包含导电柱结构的半导体装置封装及其制造方法。

背景技术

在用以形成半导体装置封装的连接结构(例如扇出结构)的一些现有工艺中，将电路层放置在载体上，其中在所述电路层的一侧(例如，芯片侧)上具有细间距导电迹线(例如，等于或小于7微米(μm)/7μm的线间距(L/S)，且然后在所述电路层的另一侧(例如，球形侧)上形成粗间距导电迹线。然而，由于未对准(x方向与y方向)及水平误差(z方向)，导电迹线将不会精确地形成在电路层上，此将导致电气问题(例如，短路或开路)。

在形成连接结构的其它现有工艺中，粗间距导电迹线可形成在电路层的球形侧上，然后细间距导电迹线形成在电路层的芯片侧上。然而，由于翘曲问题，难以在电路层的芯片侧上形成导电迹线。

发明内容

在一或多个实施例中，半导体装置封装包含第一电介质层、第一导电层、电子组件、第二电介质层、第二导电层及封装主体。第一电介质层具有顶表面、与顶表面相对的底表面及在顶表面与底表面之间延伸的侧向表面。第一导电层安置在第一电介质层的顶表面上。电子组件安置在第一电介质层的顶表面上。第二电介质层覆盖第一电介质层的底表面及侧向表面的第一部分，且暴露第一电介质层的侧向表面的第二部分。第二导电层安置在第二电介质层的底表面上且电连接到第一导电层。封装主体覆盖电子组件、第二电介质层的顶表面及第一电介质层的侧向表面的第二部分。

在一或多个实施例中，半导体装置封装包含第一电路层、第二电路层、电子组件及封装主体。第一电路层具有第一电介质层及第一导电层。第二电路层具有覆盖第一电介质层的至少一部分的第二电介质层及电连接到第一导电层的第二导电层。电子组件安置在第一电路层上。封装主体覆盖电子组件、第一电路层及第二电路层。第一电介质及第二电介质满足以下不等式：0<|A-B|≦1μm，其中A为第一电介质层的侧向表面与第二电介质层的侧向表面之间的最大距离且B为第一电介质层的侧向表面与第二电介质层的侧向表面之间的最小距离。

在一或多个实施例中，一种用于制造半导体装置封装的方法包含：(a)提供第一载体；(b)在第一载体上安置光敏材料；(c)曝光并显影光敏材料并移除光敏材料的部分以形成第一电路层，第一电路层界定凹槽；(d)在第一电路层上及凹槽内形成电介质层；(e)在电介质层上形成第二电路层并电连接到第一电路层。

附图说明

当与附图一起阅读时可自以下详述描述最佳理解本发明的方面。应注意，各种特征可能未按比例绘制，且各种特征的尺寸可出于论述的清楚起见而任意增大或减小。

图1A说明根据本发明的一些实施例的半导体装置封装的横截面图。

图1B说明根据本发明的一些实施例的图1A中的半导体装置封装的俯视图。

图2A说明根据本发明的一些实施例的半导体装置封装的横截面图。

图2B说明根据本发明的一些实施例的半导体装置封装的横截面图。

图2C说明根据本发明的一些实施例的半导体装置封装的横截面图。