[发明专利]一种集成肖特基续流二极管碳化硅槽栅MOSFET

说明书

本发明涉及功率半导体领域，具体提供一种集成肖特基续流二极管碳化硅槽栅MOSFET，用以克服现有的集成肖特基续流二极管的碳化硅槽栅MOSFET元胞面积大、集成度低的缺点。本发明提供碳化硅槽栅MOSFET的元胞结构中，通过深槽正下方设置P⁺型电场屏蔽区，将肖特基二极管集成在深槽两侧，在集成肖特基二极管的同时实现了其所需的电场屏蔽效果，不仅在碳化硅槽栅MOSFET上集成了续流二极管，且具有低导通损耗和低开关损耗，同时具有高集成度和降低面积成本的优点。

技术领域

本发明涉及功率半导体领域，具体提供一种具有低导通压降、集成肖特基二极管的、高度集成的碳化硅槽栅MOSFET。

背景技术

碳化硅MOSFET被认为在电力元器件节能方面具有很大优势，与相同耐压的硅基IGBT相比，碳化硅MOSFET在减小导通损耗和开关损耗方面具有很大优势；然而，碳化硅MOSFET中集成的续流二极管存在很大的PN结导通压降。针对此问题，文献“T.Nakamura,Y.Nakano,M.Aketa,et al.“High performance SiC trench devices with ultra-lowron,”Electr on Devices Meeting.IEEE,2011:26.5.1-26.5.3.”中提出一种集成的肖特基续流二极管的SiC槽栅MOSFET，其结构如图1所示，由于肖特基二极管导通压降很低，可以显著地减小碳化硅MOSFET反向续流时的导通压降；但是在MOSFET正向耐压时，即阴极K加正高压，肖特基二极管下方的电场过强将使得器件的泄露电流急剧增大，所以需要在肖特基二极管两侧设计电场屏蔽层P⁺来保护肖特基结，这就使得单个MOSFET元胞的面积极大地增加，降低了集成度和沟道密度。

发明内容

本发明的目的在于针对现有的集成肖特基续流二极管的碳化硅槽栅MOSFET元胞面积大、集成度低的缺点，提供一种新的集成肖特基续流二极管碳化硅槽栅MOSFET，该碳化硅槽栅MOSFET具有高集成度，在集成肖特基二极管的同时，将单个元胞的面积进一步缩小，极大提高了器件集成度和沟道密度。

为实现上述目的，本发明采用的技术方案为：

一种集成肖特基续流二极管碳化硅槽栅MOSFET，其元胞包括：

N⁺型衬底8，

位于N⁺型衬底下的漏电极10，

位于N⁺型衬底上的N^-型漂移区1，

分别位于N^-型漂移区上左右两侧的P型基区2，P型基区之间设置的栅电极4，所述栅电极与P型基区之间及栅电极与N^-型漂移区之间设置的栅氧化层5，

位于P型基区2内的N⁺源区3，所述N⁺源区位于P型基区顶部且紧邻栅电极一侧，

深入一侧P型基区2、且与N^-型漂移区1直接接触的深槽6，

以及覆盖所述P型基区2、N⁺源区3与深槽6的源电极9；

其特征在于，所述元胞还包括一个P⁺型电场屏蔽区7，所述P⁺型电场屏蔽区位于深槽6正下方，且所述源电极9于深槽6内侧壁位置与N^-型漂移区1形成肖特基接触。

本发明的有益效果在于：