[发明专利]信息处理方法和处理器

权利要求书

1.一种处理器，所述处理器包括算术逻辑单元、旁路单元、队列单元、多路选择器和寄存器堆，所述旁路单元包括数据处理子单元；

所述数据处理子单元，用于获取算术逻辑单元输出的至少一个有效的处理结果，从所述至少一个有效的处理结果中确定一个处理结果，向所述多路选择器输出所确定的处理结果，将所述至少一个有效的处理结果中，所确定的处理结果以外的处理结果向所述队列单元输出，其中，处理结果包括表明处理结果是否有效的使能信号，有效的处理结果包括高电平的使能信号或低电平的使能信号；

所述多路选择器，用于向所述寄存器堆依次输出一个以上的有效的处理结果，其中，所述一个以上的有效的处理结果包括所确定的处理结果以及从所述队列单元输出的有效的处理结果。

2.根据权利要求1所述的处理器，其中，所述旁路单元还包括旁路输出子单元，所述数据处理子单元包括数量确定模块、多输入处理模块；

所述数量确定模块，用于确定所述算术逻辑单元在一个时钟周期内输出的至少两个处理结果中，有效的处理结果的数量，若确定所述数量在二以上，向所述多输入处理模块输出所述至少两个处理结果；

所述多输入处理模块，用于按照预设的优先级，从所述至少两个处理结果中，确定至少两个有效的处理结果，从所述至少两个有效的处理结果中，确定优先级最高的处理结果向所述旁路输出子单元输出。

3.根据权利要求2所述的处理器，其中，所述数据处理子单元还包括单输入处理模块；

所述数量确定模块，还用于若确定所述数量为一，向所述单输入处理模块输出所述至少两个处理结果；

所述单输入处理模块，用于从所述至少两个处理结果中，确定一个有效的处理结果，向所述旁路输出子单元输出所述一个有效的处理结果。

4.根据权利要求2所述的处理器，其中，所述旁路单元还包括主路输出子单元，所述队列单元包括先进先出队列单元；

所述多输入处理模块，还用于将所述至少两个有效的处理结果中，优先级最高的处理结果以外的其他处理结果向所述主路输出子单元输出；

所述主路输出子单元，用于向所述先进先出队列单元输出所述其他处理结果；

所述先进先出队列单元，用于缓存所述其他处理结果，向所述多路选择器输出所述其他处理结果。

5.根据权利要求4所述的处理器，其中，

所述多路选择器，进一步用于将各个先进先出队列单元输出的处理结果和旁路输出子单元输出的处理结果，依次向所述寄存器堆输出，其中，所述旁路输出子单元输出的处理结果从所述多路选择器输出的优先级最高，不同的先进先出队列单元输出的处理结果从所述多路选择器输出的优先级不同。

6.根据权利要求2所述的处理器，其中，

所述数量确定模块，进一步用于使用加法器对所述至少两个处理结果中，第一电平的使能信号进行累加，得到第一电平的使能信号的数量，基于所述第一电平的使能信号的数量确定有效的处理结果的数量，其中，所述第一电平为高电平或者低电平。

7.根据权利要求3所述的处理器，其中，所述单输入处理模块和所述多输入处理模块包括多级的多路选择器，所述多级的多路选择器用于从所述至少两个处理结果中，确定有效的处理结果。

8.一种芯片，包括上述权利要求 1-7中任意一项中的处理器。