[发明专利]一种基于FPGA的数据传输系统及传输方法

说明书

本发明公开了一种基于FPGA的数据传输系统及传输方法，通过设置PS模块以及包括SRIO模块、LVDS模块、PS模块‑PL模块、DMA模块和FIFO存储器的PL模块，利用SRIO模块和LVDS模块进行数据的收发，同时将数据储存在FIFO存储器中，利用DMA模块接收PS模块对FIFO存储器中的数据进行访问，在PS模块内做各种控制、数据的用算，而在PL模块部分主要做数据的传输与控制，减少了PL模块中大量的逻辑控制，使整个设计都变的清晰简单，利用DMA模块实现PS模块与PL模块之间的数据传输，减少了总线上的消耗，使用DMA这种突发的传输方式，减少了PS模块发起操作的次数同时DMA这种传输方式在数据搬移过程中不需要PS模块的参与，将PS模块的从数据搬移工作中解放出来，优化了PS模块中的程序，同时为数据处理提供了更多的时间。

技术领域

本发明属于视频信号数据控制设计技术领域，具体涉及一种基于FPGA的数据传输系统。

背景技术

对于普通的FPGA(现场可编程门阵列)而言，纯逻辑的结构使FPGA在浮点运算消耗资源大，目前为了解决FPGA运算能力的问题，Xilinx推出了Zynq-7000系列的FPGA，而FPGA内部的PS(Passive serial，被动串行的加载方式)模块与PL(Progarmmable Logic，可编程逻辑)模块之间数据传输如果使用传统的AXI总线访问内存的方式其数据传输速度低，效率低，传统的传输方式需要PS模块在访问每个地址时都需要作出一次交易的发起，从而降低了数据传输速度。

发明内容

本发明的目的在于提供一种基于FPGA的数据传输系统，以克服现有技术的不足。

为达到上述目的，本发明采用如下技术方案：

一种基于FPGA的数据传输系统，包括PS模块和PL模块，PL模块包括SRIO模块、LVDS模块、PS模块-PL模块、DMA模块和FIFO存储器；

所述SRIO模块用于收发数据；SRIO模块用于对接收到的数据包进行解析，将负载写入FIFO存储器；SRIO模块用于接收来自与DMA模块发送通道相连的FIFO存储器的输出数据并传出；

FIFO存储器用于数据缓存；

所述LVDS模块用于接收数据，通过外部传输将视频信号输入到LVDS模块，LVDS模块用于将接受到的数据写入FIFO存储器等待数据读取；

PS模块-PL模块通过AXI总线访问PS模块内部存储器，实现参数传递；

DMA模块用于实现PS模块与PL模块之间数据的收发，同时用于通过读取FIFO存储器中的数据。

进一步的，DMA模块包括RX_FIFO存储器模块、TX_FIFO存储器模块、CMD模块和CONTRL模块；

RX_FIFO存储器模块用于对DMA模块接收数据的缓存，等待数据被搬移；

TX_FIFO存储器模块用于对DMA模块发送数据的缓存，等到数据被读取；

CMD模块用于对PS模块发送的读写指令的接收，解析其中的读地址、读数据大小、读取操作使能、写地址、写数据大小和写操作使能；然后将这些参数以及控制信号发送给CONTRL模块；

CONTRL模块用于接收CMD模块的控制信号参数，然后将参数的含义根据AXI4_lite总线的时序关系接收来自PS模块的数据或者发送给PS模块；CONTRL模块根据AXI4_Stream总线的时序关系接收来自模块外部的FIFO存储器的数据，或者对FIFO存储器写入数据。

进一步的，PS模块通过eMMC、SPI、UART、I2C或网口实现与外设的通信。