[发明专利]发送装置及其控制方法

说明书

根据实施方式，提供一种具有数字PLL和功率放大器的发送装置及其控制方法。根据本发明，能缩短数字PLL的锁定时间。在实施方式的发送装置中，功率放大器与数字PLL连接。数字PLL具有数字振荡器和控制部。控制部在第一期间以第一环路带宽使数字振荡器进行工作。第一期间是与功率放大器的起动相对应的期间。控制部在第二期间以第二环路带宽使数字振荡器进行工作。第二期间是接着第一期间的期间。第二环路带宽是比第一环路带宽窄的环路带宽。控制部在第三期间以第三环路带宽使数字振荡器进行工作。第三期间是接着第二期间的期间。第三环路带宽是比第二环路带宽窄的环路带宽。

相关申请的交叉引用

本申请享有2018年1月26日申请的日本专利申请2018－11700的优先权的利益，该日本专利申请的全部内容在本申请中被引用。

技术领域

本实施方式涉及发送装置及其控制方法。

背景技术

ADPLL(All Digital PLL：全数字锁相环)等数字PLL在调整其振荡频率而达到目标频率时变为锁定状态。这时期望缩短数字PLL变成锁定状态之前的锁定时间。

发明内容

一个实施方式提供一种能缩短数字PLL的锁定时间的发送装置及其控制方法。

根据本实施方式，提供一种具有数字PLL和功率放大器的发送装置。功率放大器与数字PLL连接。数字PLL具有数字振荡器和控制部。控制部在第一期间以第一环路(Loop)带宽使数字振荡器进行工作。第一期间是与功率放大器的起动相对应的期间。控制部在第二期间以第二环路带宽使数字振荡器进行工作。第二期间是接着第一期间的期间。第二环路带宽是比第一环路带宽窄的环路带宽。控制部在第三期间以第三环路带宽使数字振荡器进行工作。第三期间是接着第二期间的期间。第三环路带宽是比第二环路带宽窄的环路带宽。

附图说明

图1是示出实施方式涉及的发送装置的结构的图。

图2是示出实施方式中的ADPLL的结构的图。

图3是示出实施方式中的数字PD和数字LF的结构的图。

图4是示出实施方式中的发送装置的工作的时序图。

图5A～图5C是示出实施方式中的环路带宽的控制和DCO的工作频率的时间变动的图。

图6A和图6B是示出实施方式的变形例中的环路带宽的控制的图。

具体实施方式

以下，参照附图，对实施方式涉及的发送装置及其控制方法详细地进行说明。再有，本发明不被该实施方式限定。

(实施方式)

实施方式涉及的发送装置能适用于无线LAN设备等无线通信装置。适用于无线通信装置的发送装置使用由发送数据调制后的基带信号(调制数据)，以GFSK(Gaussianfiltered Frequency Shift Keying：高斯滤波频移键控)等调制方式，对本地信号进行调制，并生成发送信号。发送装置用功率放大器将生成的发送信号功率放大，并作为无线电波从天线发射。

这时，发送装置使PLL电路进行振荡而生成本地信号。假如若由模拟电路构成PLL电路，则在参考频率低的情况下，或者要求振荡频率的低频分辨率的情况下，为了防止杂散等无效辐射，需要大的环路滤波器，PLL电路的芯片面积容易增大。此外，若由模拟电路构成PLL电路，则通过电流控制进行工作的情况较多，PLL电路的耗电容易增大。

对此，若由数字电路构成PLL电路，则能用CMOS工艺形成PLL电路，由于容易微细化，因此容易降低PLL电路的芯片面积。此外，若由数字电路构成PLL电路，则可以主要通过电压控制进行工作，容易降低PLL电路的耗电。