[发明专利]半导体装置及其制造方法

说明书

实施方式提供一种能够在配线上恰当且容易地形成插塞的半导体装置及其制造方法。根据一实施方式，半导体装置具备第1配线，该第1配线包含沿着第1方向延伸的第1直线部、及相对于第1直线部弯曲的第1弯曲部。装置还具备第2配线，该第2配线包含：第2直线部，沿着第1方向延伸，且在与第1方向垂直的第2方向上与第1直线部相邻；及第2弯曲部，相对于第2直线部弯曲。装置还具备第1插塞，该第1插塞设置在第1弯曲部上，或设置在第1直线部中的不与第2直线部在第2方向对向的第1非对向部分上。装置还具备第2插塞，该第2插塞设置在第2弯曲部上，或设置在第2直线部中的不与第1直线部在第2方向对向的第2非对向部分上。

[相关申请]

本申请享有以日本专利申请2018-51475号(申请日：2018年3月19日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置及其制造方法。

背景技术

在半导体装置的配线上形成插塞的情况下，为了将插塞容易地形成在准确的位置，通常在构成该配线的垫上形成插塞。然而，此种垫会妨碍半导体装置的小型化，所以理想的是不使用垫便可恰当且容易地形成插塞。

发明内容

本实施方式提供一种能够在配线上恰当且容易地形成插塞的半导体装置及其制造方法。

根据一实施方式，半导体装置具备第1配线，该第1配线包含沿着第1方向延伸的第1直线部、及相对于所述第1直线部弯曲的第1弯曲部。所述装置还具备第2配线，该第2配线包含：第2直线部，沿着所述第1方向延伸，且在与所述第1方向垂直的第2方向上与所述第1直线部相邻；及第2弯曲部，相对于所述第2直线部弯曲。所述装置还具备第1插塞，该第1插塞设置在所述第1弯曲部上，或设置在所述第1直线部中的不与所述第2直线部在所述第2方向对向的第1非对向部分上。所述装置还具备第2插塞，该第2插塞设置在所述第2弯曲部上，或设置在所述第2直线部中的不与所述第1直线部在所述第2方向对向的第2非对向部分上。

附图说明

图1是表示第1实施方式的半导体装置的构造的剖视图。

图2是表示第1实施方式的柱状部的构造的剖视图。

图3是表示第1实施方式的半导体装置的制造方法的剖视图。

图4是用以说明第1实施方式的位线附近的构造的剖视图。

图5是用以说明第1实施方式的半导体装置的构造及制造方法的俯视图。

图6是用以说明第2实施方式的半导体装置的构造胶制造方法的俯视图。

图7是用以说明第3实施方式的半导体装置的构造及制造方法的俯视图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。

(第1实施方式)

图1是表示第1实施方式的半导体装置的构造的剖视图。图1的半导体装置是将阵列芯片1与电路芯片2贴合而成的三维存储器。阵列芯片1是第1芯片的例子，电路芯片2是第2芯片的例子。

阵列芯片1具备：包含多个存储单元的存储单元阵列11、存储单元阵列11上的绝缘层12(例如氮化硅膜)、绝缘层12上的绝缘层13(例如氧化硅膜)、及存储单元阵列11下的层间绝缘膜14。