[发明专利]用于缓解存储器单元的干扰的方法和设备

说明书

本申请案是针对用于缓解存储器阵列中的存储器单元的干扰的方法和设备。描述用于在存取操作期间缓解对存储器阵列中的未选存储器单元的干扰的技术的方法、系统和装置。并联线可形成于所选存储器单元的板与所述所选存储器单元的数字线之间，以在所述存取操作期间将所述板耦合到所述数字线。切换组件可定位于所述并联线上。所述切换组件可基于从存储器控制器接收的指令而选择性地将所述板耦合到所述数字线。通过在所述存取操作期间将所述板耦合到所述数字线，由于所述数字线的电压电平的改变而在所述板上引起的电压可减小量值或可改变类型。

交叉引用

本专利申请案主张Vimercati等人于2017年8月4日申请且让渡给本受让人的标题为“缓解存储器单元的干扰(Mitigating Disturbances of Memory Cells)”的第15/669,785号美国专利申请案的优先权，所述美国专利申请案以引用的方式并入本文中。

技术领域

技术领域涉及缓解存储器阵列中的存储器单元的干扰。

背景技术

下文大体上涉及缓解存储器阵列中的存储器单元的干扰，且更具体地说，涉及解决所述存储器阵列中的组件之间的电容耦合。

存储器装置广泛用以将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置具有两个状态，通常标示为逻辑“1”或逻辑“0”。在其它系统中，可存储多于两个状态。为了存取所存储的信息，电子装置的组件可读取或感测存储器装置中所存储的状态。为了存储信息，电子装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。例如FeRAM的非易失性存储器可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置(例如，DRAM)除非被外部电源定期刷新，否则可能随时间推移而丢失其存储的状态。FeRAM可使用与易失性存储器类似的装置架构，但归因于使用铁电电容器作为存储装置而可具有非易失性特性。因此，与其它非易失性和易失性存储器装置相比，FeRAM装置可因此具有改进的性能。

一般来说，改进存储器装置可包含增大存储器单元密度、增大读取/写入速度、提高可靠性、增强数据保持、降低功率消耗或降低制造成本以及其它量度。由阵列的其它部分产生的干扰或噪音可能会不利地影响此类量度。

发明内容

描述一种电子存储器设备。所述电子存储器设备可包含：铁电存储器单元，其耦合到数字线和板；以及在所述数字线与所述板之间的第一并联切换组件，所述第一并联切换组件经配置以在所述铁电存储器单元的存取操作期间选择性地将所述数字线耦合到所述板。

描述另一种电子存储器设备。所述电子存储器设备可包含：板，其经配置以在存取操作期间对多个铁电存储器单元加偏压；所述多个铁电存储器单元，其耦合到所述板，每一铁电存储器单元耦合到多个数字线中的一者，每一铁电存储器单元经配置以存储逻辑状态；多个并联切换组件，每一并联切换组件耦合到所述多个数字线中的一者和所述板；以及第一控制线，其耦合到所述并联切换组件的第一子集的栅极节点，所述第一控制线经配置以将所述板耦合到对应于并联切换组件的所述第一子集的所述数字线的第一子集。

描述一种方法。所述方法可包含：作为存取操作的部分而使耦合到铁电存储器单元的板接地或虚拟地接地；在所述存取操作期间启动耦合于所述板与所述铁电存储器单元的数字线之间的第一切换组件；以及在启动所述第一切换组件的同时对所述数字线进行放电，其中所述放电将所述数字线的电压从第一电压电平降低到小于所述第一电压电平的第二电压电平。