[发明专利]GOA电路及具有该GOA电路的HG2D像素结构

说明书

本发明公开了一种具有该GOA电路的HG2D像素结构，所述GOA电路包括母线单元和多个联级的GOA驱动单元，所述母线单元中排列有奇数条CK时钟信号线，每一所述GOA驱动单元连接一CK时钟信号线；每一所述CK时钟信号线的CK信号占空比设置为Duty(100/N)/(100/N)。本发明可以有效的减少了CK时钟信号线的条数，其在应用在HG2D像素结构时，使用奇数条数的CK时钟信号线，就可以使用一些中间CK时钟信号线的数目，如6CK,10CK,CK时钟信号线的数目以2的倍数倍增，可以更好的利用空间，能够合理的安排电路布线，节省了电路布线空间。

技术领域

本发明涉及液晶显示等技术领域，具体为一种GOA电路及具有该GOA电路的HG2D像素结构。

背景技术

随着TFT性能的提升，GOA技术目前已经普遍应用于我们的面板中，GOA技术具有很多的优点，可以节省Gate IC，提升客户良率，实现无边框设计等。

GOA电路包括一般包括GOA驱动单元(Circuit)和母线单元(busline)两部分，其中母线单元(busline)包括CK信号线、XCK信号线和STV信号线和VSS信号线、LC控制信号线等。一般情况下，GOA电路总是CK信号和XCK信号同时出现，一个作为续传讯号，一个作为下拉讯号，使GOA电路不断续传下去。在进阶的多CK信号GOA电路中，一般也是采用2CK、4CK、6CK、8CK,10CK、12CK等成对出现的架构，如图1、图2所示，图1为2个CK信号的GOA电路排布，图2为4个CK信号的GOA电路排布。多CK信号GOA电路有很多优点，如降低单条CK RC loading，提高充电时间等，但是也有一些缺点，CK信号线条数越多，CK信号线总宽度越宽，则所需电路布线(Layout)空间越大，系统复杂度增加等。

发明内容

本发明的目的是：提供一种GOA电路，以解决现有技术中CK信号线总宽度宽，所需电路布线(Layout)空间大，电路布线复杂的问题。

实现上述目的的技术方案是：一种GOA电路，包括母线单元和多个联级的GOA驱动单元，所述母线单元中排列有奇数条CK时钟信号线，每一所述GOA驱动单元连接一CK时钟信号线；每一所述CK时钟信号线的CK信号占空比设置为Duty(100/N)/(100/N)。

在本发明一较佳实施例中，该奇数为大于2的整数。

在本发明一较佳实施例中，所述GOA单元包括上拉控制模块、上拉模块、下传模块、下拉维持模块、下拉模块以及自举电容；所述上拉控制模块分别与所述下传模块以及所述下拉维持模块连接；所述上拉模块分别与CK时钟信号线以及本级的扫描线连接；所述下传模块分别与CK时钟信号线以及下拉模块连接；所述下拉维持模块以及所述下拉模块分别与下拉信号线连接；所述下拉模块分别与本级的扫描线连接；所述自举电容的一端分别与所述上拉控制模块以及所述下传模块连接，另一端与本级的扫描线连接。

在本发明一较佳实施例中，所述上拉控制模块包括第一薄膜晶体管T11，所述第一薄膜晶体管T11的栅极用以接收第N-1级的GOA单元的触发信号，漏极分别与所述下传模块以及所述下拉维持模块连接。

在本发明一较佳实施例中，所述下传模块包括第二薄膜晶体管T22，所述第二薄膜晶体管T22的栅极与所述第一薄膜晶体管T11的漏极连接，所述第二薄膜晶体管T22的源极与所述CK时钟信号线连接，所述第二薄膜晶体管T22的漏极用以输出本级的GOA单元的触发信号。

在本发明一较佳实施例中，所述上拉模块包括第三薄膜晶体管T21，所述第三薄膜晶体管T21的栅极与第一薄膜晶体管T11的漏极连接，所述第三薄膜晶体管T21的源极与所述CK时钟信号线连接，所述第三薄膜晶体管T21的漏极与本级的扫描线连接。