[发明专利]一种基于DSP的快速动态配置FPGA的装置及方法

说明书

本发明提供了一种基于DSP的快速动态配置FPGA的装置及方法，属于通信技术领域。所述装置包括过VPX总线连接的多个板卡，任一板卡上包括DSP处理器、CPLD芯片以及FPGA芯片，其中，DSP处理器通过以太网接口连接上位机，CPLD芯片的一端通过EMIF接口连接所述DSP处理器，CPLD芯片的另一端通过SPI接口连接FPGA芯片。所述方法包括对FPGA芯片的配置文件首先通过所述上位机经DSP处理器传送给CPLD芯片，再由所述CPLD芯片将并行传输的FPGA配置文件转换为从串配置的SPI时序，并通过SPI接口发送给所述FPGA芯片。通过该发明可以在不开箱的情况下对多板卡FPGA进行动态在线配置，具有较好的灵活性。

技术领域

本发明属于通信技术领域，具体涉及一种基于DSP的快速动态配置FPGA的装置及方法。

背景技术

现场可编程逻辑门阵列(FPGA)以其高灵活性、丰富的逻辑和I/O资源在电子、通信领域应用越来越广泛。目前主流的FPGA基本都基于SRAM工艺，掉电后FPGA会失去所有逻辑关系，所以一般都配备一个EEPROM芯片用于存放FPGA的配置数据，每次上电后对FPGA重新进行加载。这种加载方式不仅增加了系统成本，而且使系统灵活度大打折扣，配置过程中容易因环境因素导致配置失败。

随着通信系统的复杂化和功能多样化,很多系统需要在不同时刻实现不同的功能。例如，需要在不开机箱的情况下实现FPGA程序快速的加载，这在现场进行程序的升级和生产调试中显得尤为重要。

发明内容

针对上述问题，本发明提供一种基于DSP/CPU快速动态配置FPGA的装置方法，可在不开机箱的情况下对平台上多块FPGA进行动态配置，具有较好的灵活性和可靠性。

本发明首先提供了一种基于DSP的快速动态配置FPGA的装置，包括通过VPX总线连接的多个板卡，其中，任一板卡上包括DSP处理器、CPLD芯片以及FPGA芯片，其中，DSP处理器通过以太网接口连接上位机，CPLD芯片的一端通过EMIF接口连接所述DSP处理器，CPLD芯片的另一端通过SPI接口连接FPGA芯片；

对FPGA芯片的配置文件首先通过所述上位机经DSP处理器传送给CPLD芯片，再由所述CPLD芯片将并行传输的FPGA配置文件转换为从串配置的SPI时序，并通过SPI接口发送给所述FPGA芯片。

优选的是，所述CPLD芯片进一步包括：

EMIF配置数据接收模块，用于接收所述DSP处理器发送来的FPGA配置文件，该FPGA配置文件通过并行模式传输；

FPGA配置模块，用于接收所述EMIF配置数据接收模块发来的FPGA配置文件，并转换为对FPGA进行从串配置的SPI时序。

优选的是，所述FPGA配置模块还包括：检测及反馈单元，用于检测所述FPGA配置是否完成，并告知所述EMIF配置数据接收模块，由所述FPGA配置模块从新接收所述EMIF配置数据接收模块发来的并行数据并处理。

本发明另一方面提供了一种基于DSP的快速动态配置FPGA的方法，主要包括：

步骤一、系统上电及硬件初始化；

步骤二、上位机向DSP处理器传输FPGA配置文件；

步骤三、DSP处理器通过EMIF接口将所述FPGA配置文件传送给CPLD芯片；

步骤四、由CPLD芯片将接收到的FPGA配置文件转换为从串配置的SPI时序；

步骤五、由CPLD芯片将FPGA配置文件写入待配置的FPGA芯片中。