[发明专利]一种输出非同步保序条件下的拟态判决装置及方法

说明书

本发明涉及网络空间安全防护技术领域。本发明公开一种输出非同步保序条件下的拟态判决装置，包括写入控制器、存储器和判决器；所述写入控制器用于接收异构功能等价体的处理结果数据，根据处理结果数据得到存储器对应的存储地址，并将处理结果数据存储到对应的存储地址中；所述存储器用于暂存异构功能等价体的处理结果数据；所述判决器用于读取存储器里的处理结果数据，并进行判决输出。本发明还公开一种输出非同步保序条件下的拟态判决方法。本发明使得乱序到达的数据也能够方便地完成比对和判决。

技术领域

本发明涉及网络空间安全防护技术领域，尤其涉及一种输出非同步保序条件下的拟态判决装置及方法。

背景技术

随着网络技术的不断发展，网络空间安全的重要性愈发凸显。拟态防御架构是一种应对网络攻击威胁的新思想，通过构建动态异构冗余的系统架构和运行机制实现基于未知漏洞或后门的入侵防御。典型的拟态防御架构可参考专利“一种封装异构功能等价体的装置、方法及设备”，结构图如图1所示。

在拟态防御架构中，冗余控制器接收外部控制参数，生成冗余调度策略和输出仲裁策略，分别发送给输入代理器和输出代理器。输入代理器依据接收到的冗余调度策略选择相应的异构功能等价体响应外部服务请求，异构功能等价体将处理结果发送至输出代理器，输出代理器根据冗余控制器下发的输出仲裁策略，对异构功能等价体的输出结果进行拟态判决，最终选择一路作为系统输出。

输出代理器的仲裁策略，较有代表性的包括多数一致性判决策略(参见文献[DFMcallister, CE Sun, MA Vouk. Reliability of Voting in Fault-Tolerant SoftwareSystems for Small Output-Spaces. IEEE Transactions on Reliability, 1990 , 39(5) :524-534])、基于权重的判决策略（参见文献[L Nordmann, H Pham. WeightedVoting Systems. IEEE Transactions on Reliability,2002 , 48 (1) :42-49]）以及随机判决策略（参见文献[一种异构功能等价体输出服务响应的装置. 申请公布号:CN106161418 A 申请公布日：2016.11.23]）等。多数一致性判决将多路待判决的结果进行比较，选择其中多数一致的结果作为输出，若出现都不一致或者有相同数量的多数一致情况，则随机选择一个（多数一致）结果作为输出；基于权重的判决策略考虑各路输出的优先性，依据相应的控制策略为每路输出赋予一个不同的权值，根据权值大小进行判决；随机判决策略则从安全角度出发，判决策略存在一定的随机性，降低攻击者对目标系统的嗅探能力。

目前，拟态架构系统中，多数一致性判决虽然能自动有效地排除受攻击入侵的异构功能等价体输出，确保系统安全性，但是仍存在一定局限性。表现为以异构功能等价体的输出同步有序为前提，即多个异构功能等价体针对同一任务的处理结果在同一时刻同步地输出给判决器，由判决器进行判决。在时间维度上，多个任务的输出结果互不干扰。

然而在实际应用中，该前提条件往往无法满足。首先，多个异构功能等价体的性能往往不严格相同，导致对同一任务的处理时间有差异，结果输出往往不能同步。此外，随着多核、多任务处理等技术的发展，以及执行体多任务调度策略的差异，使得后抵达任务先处理完成成为可能，导致在任务序列输入完全一致的情况下，多个异构执行体的处理结果输出可能乱序。这给判决器的判决带来挑战。

发明内容

针对上述问题，本发明提出了一种输出非同步保序条件下的拟态判决装置及方法，使得乱序到达的数据也能够方便地完成比对和判决。

为了实现上述目的，本发明采用以下技术方案：

一种输出非同步保序条件下的拟态判决装置，包括写入控制器、存储器和判决器；