[发明专利]具有改进的布局的集成电路器件

权利要求书

1.一种集成电路器件，包括：

器件层，具有根据预定的器件节距间隔开的器件；

第一金属互连层，设置在所述器件层之上并且耦合到所述器件层；以及

第二金属互连层，设置在所述第一金属互连层之上，并且通过第一通孔层耦合到所述第一金属互连层，

其中，所述第二金属互连层具有根据预定的金属线节距间隔开的金属线，并且

其中，所述预定的金属线节距与预定的器件节距的比率小于1，所述第二金属互连层中的一条金属线与所述第一通孔层中的一个通孔接触连接并且与所述器件层中的一个器件横向偏移，所述第一金属互连层中的连接销与所述一个通孔接触连接并且延伸跨越所述一条金属线与所述一个器件之间横向偏移的空间，以使得所述连接销与直接位于所述一个器件上的接触件接触连接。

2.根据权利要求1所述的集成电路器件，其中，所述比率是X:Y，其中X和Y是整数值。

3.根据权利要求2所述的集成电路器件，其中，X是2并且Y是3。

4.根据权利要求2所述的集成电路器件，其中，X是3并且Y是5。

5.根据权利要求1所述的集成电路器件，其中，所述预定的器件节距是多晶硅线节距。

6.根据权利要求1所述的集成电路器件，其中，所述集成电路器件包括对应于单元的器件，并且所述单元包括所述第一金属互连层中的至少一个单元连接销和所述第二金属互连层中的至少一个单元连接销。

7.根据权利要求6所述的集成电路器件，还包括形成在所述第二金属互连层中的电源带，其中，所述单元位于所述电源带下方。

8.根据权利要求6所述的集成电路器件，其中，所述单元符合等式M0_Enc≤(Max_M0_长度-Max_M1_节距_长度-VIA0_宽度)/2，其中：

Max_M0_长度表示所述单元中的所述第一金属互连层中的线的最大可能长度；

Max_M1_节距_长度表示所述单元中的所述第二金属互连层中的两条线之间的最大可能节距；

VIA0_宽度表示将所述第一金属互连层中的线与所述第二金属互连层中的线连接的通孔的宽度；以及

M0_Enc表示从所述第一金属互连层中的线的最外边缘到将所述第一金属互连层中的线连接至所述第二金属互连层中的线的最近可能的通孔的边缘的距离。

9.根据权利要求1所述的集成电路器件，其中，所述集成电路器件包括器件的第一实例和第二实例，所述器件的第一实例对应于具有第一单元布局的第一单元，并且所述器件的第二实例对应于具有第二单元布局的第二单元，其中，所述第一单元和所述第二单元在所述器件层处具有相同的布局，并且其中，所述第一单元和所述第二单元在所述第二金属互连层中具有相对于所述第一单元布局和所述第二单元布局中的共同的相同位置部件不同地定位的对应金属线。

10.根据权利要求9所述的集成电路器件，

其中，所述集成电路器件具有用于所述第二金属互连层中的金属线的预定轨道位置，并且

所述第一单元和所述第二单元的所述对应金属线不同地定位，每条对应金属线与所述预定轨道位置的轨道位置对齐。