[发明专利]一种用于抑制二次回滞的SCR器件及ESD防护电路

说明书

本发明属于电子电路技术领域，提供了一种用于抑制二次回滞的SCR器件及ESD防护电路；所述SCR器件包括：第一可控硅、主SCR支路、寄生SCR支路，主SCR支路包括第二双极型晶体管，寄生SCR支路包括P阱电阻和P衬底电阻，其中P阱电阻和P衬底电阻为第三双极型晶体管的基区电阻；P衬底电阻的一端和P阱电阻的第一端共接于电学阴极，P阱电阻的第二端和第二双极型晶体管的基极共接于第一双极型晶体管的集电极；本发明中通过寄生SCR支路辅助主SCR支路导通，使主SCR支路更容易导通，有效地抑制了传统技术中SCR器件由于多次触发而出现二次回滞现象，进而导致无法对芯片进行全面ESD保护的问题。

技术领域

本发明属于电子电路技术领域，尤其涉及一种用于抑制二次回滞的SCR器件及ESD防护电路。

背景技术

随着电子技术的快速发展，芯片逐渐在电路的结构设计中得到越来越普遍的应用；当芯片在使用过程中，需要通过电源来驱动芯片保持正常的工作；然而在电子电路中，芯片由于在工作过程中会存在较多的静电电荷，当静电电荷积累到一定数量时，芯片内部就会存在较高的静电电流，此时芯片就会向外界的电子电路输出电能以释放其内部的静电电流，即芯片的静电放电(ElectroStatic Discharge,ESD)现象；由于芯片的静电放电现象会产生较大的移动电荷，该移动电荷不但会干扰芯片在集成电路中的正常运行，而且较大的移动电荷也会对芯片的内部电路结构造成极大地破坏，甚至会导致芯片失效；因此芯片的ESD防护能力成为芯片设计过程中需要首要考虑的设计指标。

在传统技术中，技术人员主要采用二极管、功率开关管以及可控硅整流器(Silicon Controlled Rectifier,SCR)作为ESD防护器件，以SCR为例，传统的SCR需要较高的触发电压才能导通，通常无法有效防护芯片的内部电路；因此传统技术中通过多个开关管串接来形成SCR辅助路径，以降低SCR的触发电压，从而对芯片进行更加有效的ESD保护；然而，为了实现芯片的静电放电过程，传统技术中往往需要通过多条SCR辅助路径来调节SCR的触发电压，这些SCR辅助路径会先后导通，多条SCR辅助支路均衡地释放静电电流，进而导致SCR器件会出现多次触发效应，SCR器件会出现二次回滞现象，无法对芯片进行全面的静电放电保护。

发明内容

本发明提供一种用于抑制二次回滞的SCR器件及ESD防护电路，旨在解决现有的ESD防护电路中SCR器件会由于多次触发而出现二次回滞现象，进而导致SCR器件无法对芯片进行全面的静电放电保护的问题。

本发明第一方面提供一种用于抑制二次回滞的SCR器件，包括：

第一可控硅，包括第一双极型晶体管，其中所述第一双极型晶体管的发射极接所述电学阳极；

主SCR支路，所述主SCR支路包括第二双极型晶体管，所述第二双极型晶体管的集电极接所述第一双极型晶体管的基极，所述第二双极型晶体管的发射极接所述电学阴极；

寄生SCR支路，所述寄生SCR支路包括P阱电阻和P衬底电阻，其中所述P阱电阻和所述P衬底电阻为第三双极型晶体管的基区电阻，所述第三双极型晶体管的集电极接所述第一双极型晶体管的基极，所述第三双极型晶体管的发射极接所述电学阴极；

其中，所述P衬底电阻的一端和所述P阱电阻的第一端共接于所述电学阴极，所述P阱电阻的第二端和所述第二双极型晶体管的基极共接于所述第一双极型晶体管的集电极。

在其中的一个实施例中，还包括二极管串支路，所述二极管串支路包括N个依次串联连接的二极管，其中，第一个二极管的阳极接所述第一双极型晶体管的基极，第N个二极管的阴极接所述电学阴极，第i个二极管的阴极接第i+1个二极管的阳极；

其中，所述N为大于或者等于2的正整数，所述i为1至N-1之间的任意正整数。

在其中的一个实施例中，所述第一双极型晶体管、所述第二双极型晶体管以及所述第三双极型晶体管共用一个P阱。