[发明专利]改善闪存单元擦除相关失效的工艺集成方法有效

专利信息
申请号: 201810840312.1 申请日: 2018-07-27
公开(公告)号: CN109103191B 公开(公告)日: 2020-06-30
发明(设计)人: 田志;彭翔 申请(专利权)人: 上海华力微电子有限公司
主分类号: H01L27/11517 分类号: H01L27/11517;H01L27/11563
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 栾美洁
地址: 201203 上海市浦*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 改善 闪存 单元 擦除 相关 失效 工艺 集成 方法
【权利要求书】:

1.一种改善闪存单元擦除相关失效的工艺集成方法,其特征在于,闪存单元栅极结构和外围逻辑区栅极完成刻蚀后,进行如下步骤:

步骤一,在闪存单元的栅极结构的侧面和顶面形成一氧化硅层;

步骤二,在栅极结构的氧化硅层外侧形成氮化硅层;

步骤三,进行源极刻蚀;

步骤四,将栅极结构外侧的氮化硅层和氧化硅层去除;

步骤五,进行源极离子注入;

步骤六,在栅极结构形成侧墙并进行浅沟道注入,形成轻掺杂漏区。

2.根据权利要求1所述的改善闪存单元擦除相关失效的工艺集成方法,其特征在于,在步骤一中,所述氧化硅层的厚度为15埃~40埃。

3.根据权利要求1所述的改善闪存单元擦除相关失效的工艺集成方法,其特征在于,在步骤二中,所述氮化硅层的厚度为30埃~80埃。

4.根据权利要求3所述的改善闪存单元擦除相关失效的工艺集成方法,其特征在于,所述氮化硅层的形成温度为620℃~680℃。

5.根据权利要求1所述的改善闪存单元擦除相关失效的工艺集成方法,其特征在于,在步骤三中,闪存单元的栅极结构中间的未被氮化硅层和氧化硅层覆盖的有源区区域的硅被刻蚀。

6.根据权利要求1所述的改善闪存单元擦除相关失效的工艺集成方法,其特征在于,在步骤四中,氮化硅层采用干法刻蚀,氧化硅层采用湿法刻蚀。

7.根据权利要求5所述的改善闪存单元擦除相关失效的工艺集成方法,其特征在于,在步骤五中,被氮化硅层和氧化硅层保护的有源区区域和有源区硅损失区域进行N+注入离子,被保护有源区中的源极掺杂与有源区硅损失区域的掺杂相连接。

8.根据权利要求1所述的改善闪存单元擦除相关失效的工艺集成方法,其特征在于,在步骤六中,所述漏区采用N+离子注入。

9.根据权利要求1所述的改善闪存单元擦除相关失效的工艺集成方法,其特征在于,在步骤一和步骤二之间进行离子注入,注入离子为砷,能量在10KeV~15KeV,剂量在5E13~5E14atom/cm2

10.根据权利要求1所述的改善闪存单元擦除相关失效的工艺集成方法,其特征在于,闪存单元栅极结构和外围逻辑区栅极的形成具体包括如下步骤:

步骤一,形成各闪存单元栅极结构中的第一栅氧化层、多晶硅浮栅极;

步骤二,形成第二ONO层,该第二ONO层位于存储区中;

步骤三,在逻辑区中形成栅氧化层;

步骤四,形成多晶硅层,所示多晶硅层覆盖在存储区的第二ONO层表面以及逻辑区的栅氧化层表面;

步骤五,进行光刻刻蚀,形成闪存单元的存储区的多晶硅控制栅极,同时刻蚀形成外围逻辑区的多晶硅栅极。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810840312.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top