[发明专利]一种MOS晶体管开关、其制备方法和包含其的电子装置在审
| 申请号: | 201810822228.7 | 申请日: | 2018-07-25 |
| 公开(公告)号: | CN109065454A | 公开(公告)日: | 2018-12-21 |
| 发明(设计)人: | 吴冬冬 | 申请(专利权)人: | 七色堇电子科技(上海)有限公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/423 |
| 代理公司: | 上海知义律师事务所 31304 | 代理人: | 杨楠 |
| 地址: | 201400 上海市奉贤区*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 制备 电子装置 栅极金属 衬底 填充 介质层 外延层 栅极层 | ||
1.一种MOS晶体管开关,制备在衬底上,其特征在于,所述衬底上设有第一沟槽和第二沟槽,所述第二沟槽宽度大于所述第一沟槽,所述第一沟槽内填充有第一栅极和第二栅极,所述第一栅极和所述第二栅极通过栅极层间介质层分开,所述第二沟槽内填充有第一栅极,所述第一栅极金属从所述第二沟槽中的第一栅极中引出。
2.如权利要求1所述的MOS晶体管开关,其特征在于:所述第二沟槽的宽度为1.5-2.5微米之间,所述第一沟槽的宽度为0.5-1微米之间。
3.如权利要求1所述的MOS晶体管开关,其特征在于:所述MOS晶体管开关包括元胞区域和终端区域,所述第二沟槽位于所述元胞区域。
4.一种MOS晶体管开关的制备方法,其特征在于,包括:
提供一衬底,在所述衬底正面上生长一外延层,所述外延层上包括预定的终端区域和元胞区域;
在所述外延层上形成第一沟槽和第二沟槽,且所述第二沟槽的宽度大于所述第一沟槽;
在所述第一沟槽内形成有第一栅极和第二栅极,以及隔离所述第一栅极和第二栅极的栅氧绝缘层,在第二沟槽内形成第一栅极;
在所述外延层中形成体区、阱区;
在所述衬底正面形成源极金属、第一栅极金属和第二栅极金属,所述第一栅极金属从所述第二沟槽的第一栅极中引出;
在所述衬底背面形成漏极金属。
5.如权利要求4所述的MOS晶体管开关的制备方法,其特征在于:在所述第一沟槽内形成第一栅极和第二栅极,以及隔离所述第一栅极和第二栅极的栅极绝缘层,在第二沟槽内形成第一栅极,具体为:
在所述第一沟槽和第二沟槽内壁形成第一层间介质层;
第一次沉积栅极材料至填满所述第一沟槽和第二沟槽;
回刻所述栅极材料至所述第一沟槽和第二沟槽内,形成第一栅极;
在所述第一栅极表面形成第二层间介质层,作为所述栅极绝缘层;
第二次沉积栅极材料至填满所述第一沟槽和部分所述第二沟槽,回刻去除衬底表面的栅极材料,在第一沟槽内形成第二栅极,在所述第二沟槽内有一露出所述第二层间介质层的缺口。
6.如权利要求4所述的MOS晶体管开关的制备方法,其特征在于:在所述衬底正面形成源极金属、第一栅极金属和第二栅极金属,具体为:
在阱区注入完成后,在衬底正面沉积层间介质层,所述层间介质层填充所述第二沟槽的缺口;
在所述层间介质层里形成源极金属接触孔、第一栅极金属接触孔和第二栅极金属接触孔,所述第一栅极金属接触孔设置在所述第二沟槽内;
沉积接触金属在所述源极金属接触孔、第一栅极金属接触孔和第二栅极金属接触孔内,形成源极金属、第一栅极金属和第二栅极金属。
7.如权利要求4所述的MOS晶体管开关的制备方法,其特征在于:所述第二沟槽位于所述MOS晶体管开关的元胞区域。
8.一种电子装置,其特征在于,包括如权利要求1至3所述的MOS晶体管开关。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于七色堇电子科技(上海)有限公司,未经七色堇电子科技(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810822228.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





