[发明专利]半导体器件及其形成方法

说明书

提供半导体器件及其形成方法。该半导体器件可以包括：多个栅电极，其层叠在衬底上并且在垂直方向上彼此间隔开；以及沟道区域，其在所述垂直方向上延伸穿过所述多个栅电极。所述多个栅电极中的每一个可以包括：第一导电层，其限定朝向所述沟道区域凹入的凹陷；以及第二导电层，其位于由所述第一导电层限定的所述凹陷中。第二导电层中的杂质的第一浓度可以高于第一导电层中的杂质的第二浓度，并且所述杂质可以包括氮(N)。

相关申请的交叉引用

本申请要求2017年8月31日提交给韩国知识产权局的韩国专利申请No.10-2017-0111188的优先权，其公开内容通过引用其全部合并于此。

技术领域

本公开总体而言上涉及电子领域，更具体地，涉及一种半导体器件。

背景技术

电子产品的尺寸逐渐减小，同时要求电子产品能够处理大量的数据。因此，这种电子产品中使用的半导体存储器件的集成度已经提高。已经提出具有垂直晶体管结构而不是平面晶体管结构的存储器件来增加集成度。

发明内容

根据本发明构思的一些实施例的半导体器件可具有改进的可靠性。

根据本发明构思的一些实施例，半导体器件可以包括：多个栅电极，其层叠在衬底上并且在垂直方向上彼此间隔开；以及沟道区域，其在所述垂直方向上延伸穿过所述多个栅电极。所述多个栅电极中的每一个可以包括：第一导电层，其限定朝向所述沟道区域凹入的凹陷；

以及第二导电层，其位于由所述第一导电层限定的所述凹陷中。所述第二导电层中的杂质的第一浓度可以高于所述第一导电层中的杂质的第二浓度，并且所述杂质可以包括氮(N)。

根据本发明构思的一些实施例，半导体器件可以包括：多个栅电极，其层叠在衬底上并且在垂直方向上彼此间隔开；以及沟道区域，其在垂直方向上延伸穿过所述多个栅电极。所述多个栅电极中的每一个可以包括：第一导电层，其限定朝向所述沟道区域凹入的凹陷；以及第二导电层，其位于由所述第一导电层限定的所述凹陷中。所述第二导电层可以具有比所述第一导电层中的杂质的第二浓度高的杂质的第一浓度，并且可以具有比所述第一导电层的第二电阻率高的第一电阻率。

根据本发明构思的一些实施例，半导体器件可以包括：多个栅电极，其层叠在衬底上并且在垂直方向上彼此间隔开；以及沟道区域，其在垂直方向上延伸穿过所述多个栅电极。所述多个栅电极中的每一个可以包括：第一金属层，其限定朝向所述沟道区域凹入的凹陷；以及第二金属层，其位于由所述第一金属层限定的所述凹陷中。所述第二金属层的第一氮浓度可以高于所述第一金属层的第二氮浓度。

根据本发明构思的一些实施例，制造半导体器件的方法可以包括：在衬底上形成包括以交替顺序层叠的多个牺牲层和多个绝缘层的层叠件；形成延伸穿过所述多个牺牲层和所述多个绝缘层的沟道；形成延伸穿过所述层叠件的隔离区；通过所述隔离区去除多个牺牲层来形成多个开口；以及在所述多个开口中形成第一导电层。所述第一导电层可以分别在所述多个开口中限定多个凹陷。该方法还可以包括在所述多个开口中的第一导电层上形成第二导电层。所述第二导电层可以具有比所述第一导电层的杂质浓度更高的杂质浓度，并且可以具有比所述第一导电层的电阻率更高的电阻率。

附图说明

根据下面的具体实施方式结合附图，将更清楚地理解本发明构思的上述和其他方面、特征和优点。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何组合和所有组合。相同的附图标记始终指代相同的元件。图1是根据本发明构思的示例实施例的半导体器件的示意性框图。

图2是根据本发明构思的示例实施例的半导体器件的存储单元阵列的电路图。

图3和图4分别是根据本发明构思的示例实施例的半导体器件的平面图和截面图。

图5至图7是根据本发明构思的示例实施例的半导体器件的部分的截面图。