[发明专利]数据包校验错误的处理方法及系统

权利要求书

1.一种数据包校验错误的处理方法，其特征在于，包括以下步骤：

S1：数据传输时，查找数据包帧头，实现数据包收发两端的同步；

S2：一旦检测到帧头结束标记，就启动准备工作，并通过高速FPGA实现帧头同步和帧头结束检测，其中，所述准备工作为并行启动的三个任务：读取实时时钟值作为时间戳、启动CRC校验计算、准备记录采集的数据；

S3：记录所接收字节，进行初次CRC校验计算；

S4：一旦检测到初次CRC校验计算结果为错误，就将帧头从后向前字节对齐；

S5：查找帧头结束字节，当未找到帧头结束字节时，则进行错误信息记录；

S6：一旦检测到帧头结束字节，就进行二次CRC校验计算；

S7：检测二次CRC校验计算结果，当二次CRC校验计算结果错误，则进行错误信息记录；当二次CRC校验计算结果正确，则将数据保存到缓冲区，通知上位机读取数据。

2.根据权利要求1所述的数据包校验错误的处理方法，其特征在于，所述帧头结束标记为帧头中相邻两个高电平的1，1。

3.根据权利要求2所述的数据包校验错误的处理方法，其特征在于，所述帧头结束字节为10101011B。

4.根据权利要求1所述的数据包校验错误的处理方法，其特征在于，步骤S3中记录所接受字节方式为，收到一位记录一位，同时，当接收完成后，则结束初次CRC校验计算。

5.根据权利要求4所述的数据包校验错误的处理方法，其特征在于，步骤S3中，当检测到初次CRC校验计算结果为正确时，则将数据保存到缓冲区，通知上位机读取数据。

6.根据权利要求1所述的数据包校验错误的处理方法，其特征在于，所述错误信息至少包括错误发生时间、错误长度、错误数据。

7.一种数据包校验错误的处理系统，其特征在于，包括以下装置：

装置，其用于在数据传输时，查找数据包帧头，实现数据包收发两端的同步；

也用于一旦检测到帧头结束标记，就启动准备工作，并通过高速FPGA实现帧头同步和帧头结束检测，其中，所述准备工作为并行启动的三个任务：读取实时时钟值作为时间戳、启动CRC校验计算、准备记录采集的数据；

也用于记录所接收字节，进行初次CRC校验计算；

也用于一旦检测到初次CRC校验计算结果为错误，就将帧头从后向前字节对齐；

也用于查找帧头结束字节，当未找到帧头结束字节时，则进行错误信息记录；

也用于一旦检测到帧头结束字节，就进行二次CRC校验计算；

也用于检测二次CRC校验计算结果，当二次CRC校验计算结果错误，则进行错误信息记录；当二次CRC校验计算结果正确，则将数据保存到缓冲区，通知上位机读取数据。

8.一种高精度数据采集卡上的FPGA芯片，其特征在于，其包括一种数据包校验错误的处理系统，该系统包括以下装置：

装置，其用于在数据传输时，查找数据包帧头，实现数据包收发两端的同步；

也用于一旦检测到帧头结束标记，就启动准备工作，并通过高速FPGA实现帧头同步和帧头结束检测，其中，所述准备工作为并行启动的三个任务：读取实时时钟值作为时间戳、启动CRC校验计算、准备记录采集的数据；

也用于记录所接收字节，进行初次CRC校验计算；

也用于一旦检测到初次CRC校验计算结果为错误，就将帧头从后向前字节对齐；

也用于查找帧头结束字节，当未找到帧头结束字节时，则进行错误信息记录；

也用于一旦检测到帧头结束字节，就进行二次CRC校验计算；

也用于检测二次CRC校验计算结果，当二次CRC校验计算结果错误，则进行错误信息记录；当二次CRC校验计算结果正确，则将数据保存到缓冲区，通知上位机读取数据。