[发明专利]流水线结构神经网络矩阵运算架构及方法

权利要求书

1.一种流水线结构神经网络矩阵运算架构，其特征在于，包含：

加速器，通过数字电路实现，用于对输入向量A和输入矩阵B执行流水线式乘加操作以得到A*B=D的结果，其中，A为一个维度1*m的列向量，B的维度为m*n，D为1行n列的向量矩阵输出结果；所述的流水线式乘加操作指，将输入矩阵B分为多个不同列块，将输入向量A与输入矩阵B 的第一列块进行乘和累加并将结果输出，再继续执行输入向量A与输入矩阵B中下一列块的乘和累加并将结果输出，如此反复迭代，直至输入向量A与输入矩阵B中最后一列块也完成了乘和累加并且结果也输出之后，即得到输入向量A与输入矩阵B的相乘结果D。

2.如权利要求1所述的流水线结构神经网络矩阵运算架构，其特征在于，所述的加速器包含：

定点乘累加模块，用于对输入向量A与输入矩阵B执行流水式乘加操作；该定点乘累加模块包含若干并行运行的定点乘加器，每个定点乘累加器的两个输入端依次输入向量A的1行m列的各个元素以及输入矩阵B对应列块中对应列里的各个元素，以分别同步地执行对输入向量A与输入矩阵B的对应列块中各对应列的乘和累加，并且计算完成后在计数器reset脉冲对每个定点乘加器的RC复位脉冲使能端的控制下进行乘累加结果的输出和归零，再执行输入向量A与输入矩阵B中下一个对应列块的乘和累加；

计数器，用于在定点乘加器每执行完一次输入向量A和输入矩阵B的对应列块的乘和累加后输出一个reset脉冲，该脉冲经过第一寄存器链产生流水线复位信号给每个定点乘加器的RC复位脉冲使能端，在定点乘累加模块每完成一次输入向量A与输入矩阵B的流水式乘加操作以后控制自身脉冲的清零；

移位器，用于控制输入向量A列数的移位深度；

第一寄存器链，计数器通过该第一寄存器链对每个定点乘加器的RC复位脉冲使能端进行脉冲控制；

第二寄存器链，输入向量A的1行m列元素连续地通过该第二寄存器链输入至每个定点乘加器；

若干第三寄存器链，输入矩阵B对应列块中的对应列元素连续地通过对应的第三寄存器链输入至对应的定点乘加器。

3.如权利要求2所述的流水线结构神经网络矩阵运算架构，其特征在于，还包含：

控制器，连接加速器，用于动态配置输入向量A的列数和输入矩阵B的行数m、输入矩阵B的列数n、以及加速器中计数器脉冲的数量，以便移位器控制对输入向量A列数的移位深度，和在完成一次输入向量A与输入矩阵B的对应列块的乘加操作以后计数器对RC复位脉冲使能端的控制，以及在完成一次输入向量A与输入矩阵B的流水式乘加操作以后计数器控制其脉冲的清零。

4.如权利要求1所述的流水线结构神经网络矩阵运算架构，其特征在于：

所述的控制器通过CPU实现。

5.如权利要求2所述的流水线结构神经网络矩阵运算架构，其特征在于：

定点乘加器以及第三寄存器链的数量分别与输入矩阵B每个列块所包含的列数相同。

6.一种数字电路实现的流水线结构神经网络矩阵运算的方法，其特征在于，包含：

通过数字电路实现对输入向量A和输入矩阵B执行流水线式乘加操作以得到A*B=D的结果，其中，A为一个维度1*m的列向量，B的维度为m*n，D为1行n列的向量矩阵输出结果；

所述的流水线式乘加操作指，将输入矩阵B分为多个不同列块，将输入向量A与输入矩阵B 的第一列块进行乘和累加并将结果输出，再继续执行输入向量A与输入矩阵B中下一列块的乘和累加并将结果输出，如此反复迭代，直至输入向量A与输入矩阵B中最后一列块也完成了乘和累加并且结果也输出之后，即得到输入向量A与输入矩阵B的相乘结果D。