[发明专利]移位寄存器单元、栅极驱动电路、显示装置及驱动方法

权利要求书

1.一种移位寄存器单元，包括消隐单元、第一传输电路、第二传输电路、第一输入输出单元和第二输入输出单元；其中，

所述消隐单元被配置为响应于补偿选择控制信号对上拉控制节点进行充电并将消隐上拉信号输入到消隐上拉节点；

所述第一输入输出单元包括第一上拉节点和第一输出端，所述第二输入输出单元包括第二上拉节点和第二输出端；

所述第一传输电路和所述消隐上拉节点以及所述第一上拉节点电连接，且被配置为响应于第一传输信号利用所述消隐上拉信号对所述第一上拉节点进行充电；

所述第二传输电路和所述消隐上拉节点以及所述第二上拉节点电连接，且被配置为响应于第二传输信号利用所述消隐上拉信号对所述第二上拉节点进行充电；

所述第一输入输出单元被配置为响应于第一显示输入信号对所述第一上拉节点进行充电，并且被配置为在所述第一上拉节点的电平的控制下将复合输出信号输出至第一输出端；

所述第二输入输出单元被配置为响应于第二显示输入信号对所述第二上拉节点进行充电，并且被配置为在所述第二上拉节点的电平的控制下将复合输出信号输出至第二输出端。

2.根据权利要求1所述的移位寄存器单元，其中，所述消隐单元包括消隐输入电路和消隐上拉电路；

所述消隐输入电路被配置为响应于所述补偿选择控制信号对所述上拉控制节点进行充电并保持所述上拉控制节点的电平；

所述消隐上拉电路被配置为在所述上拉控制节点的电平的控制下将所述消隐上拉信号输入到所述消隐上拉节点。

3.根据权利要求2所述的移位寄存器单元，其中，所述消隐单元还包括消隐耦合电路；

所述消隐耦合电路与所述上拉控制节点电连接，且被配置为对所述上拉控制节点进行耦合上拉。

4.根据权利要求2所述的移位寄存器单元，其中，所述消隐输入电路包括第一晶体管和第一电容；

所述第一晶体管的栅极和补偿选择控制端连接以接收所述补偿选择控制信号，所述第一晶体管的第一极和消隐输入信号端连接，所述第一晶体管的第二极和所述上拉控制节点连接；以及

所述第一电容的第一极和所述上拉控制节点连接，所述第一电容的第二极和第一电压端连接。

5.根据权利要求2所述的移位寄存器单元，其中，所述消隐上拉电路包括第二晶体管；

所述第二晶体管的栅极和所述上拉控制节点连接，所述第二晶体管的第一极和第二电压端连接以接收第二电压，所述第二晶体管的第二极和所述消隐上拉节点连接。

6.根据权利要求3所述的移位寄存器单元，其中，消隐耦合电路包括耦合电容和第三晶体管；

所述第三晶体管的栅极和所述上拉控制节点连接，所述第三晶体管的第一极和第二电压端连接以接收第二电压，所述第三晶体管的第二极和所述耦合电容的第一极连接，所述耦合电容的第二极和所述上拉控制节点连接。

7.根据权利要求1-6任一所述的移位寄存器单元，其中，所述第一传输电路包括第一传输晶体管；

所述第一传输晶体管的栅极和第一传输信号端连接以接收所述第一传输信号，所述第一传输晶体管的第一极和所述消隐上拉节点连接以接收所述消隐上拉信号，所述第一传输晶体管的第二极和所述第一上拉节点连接。

8.根据权利要求7所述的移位寄存器单元，其中，所述第一传输信号端包括第一时钟信号端，所述第一传输信号包括通过所述第一时钟信号端接收的第一时钟信号。

9.根据权利要求1-6任一所述的移位寄存器单元，其中，所述第二传输电路包括第二传输晶体管；

所述第二传输晶体管的栅极和第二传输信号端连接以接收所述第二传输信号，所述第二传输晶体管的第一极和所述消隐上拉节点连接以接收所述消隐上拉信号，所述第二传输晶体管的第二极和所述第二上拉节点连接。

10.根据权利要求9所述的移位寄存器单元，其中，所述第二传输信号端包括第一时钟信号端，所述第二传输信号包括通过所述第一时钟信号端接收的第一时钟信号。