[发明专利]FPGA硬件抽象层

说明书

本申请提供一种FPGA硬件抽象层，其包括有组件接口适配和总线接口适配模块，由于设置有专门的组件接口适配模块将FPGA硬件抽象层与上层波形组件分离，设置有总线接口适配模块将FPGA硬件抽象层与底层的总线驱动分离，保证FPGA硬件抽象层代码具有平台无关特性，从而FPGA硬件抽象层能够稳定在不同平台中稳定可靠运行。

技术领域

本申请涉及计算机技术领域，特别是涉及一种FPGA(Field-Programmable GateArray，现场可编程逻辑门阵列)硬件抽象层。

背景技术

硬件抽象层(Hardware Abstraction Layer，HAL)是软件无线电系统中的一项关键技术，该技术旨在屏蔽底层硬件平台的复杂性和差异性，为运行在硬件抽象层上层的波形组件提供统一标准的数据收发接口，从而降低波形组件对具体硬件平台的依赖。因此硬件抽象层对于提高波形组件的模块化程度和跨平台可移植性具有十分重要的作用。

FPGA作为一种软件可编程的逻辑芯片，具有运行速度快、运算能力强的特点，特别适合完成实时性要求高、运算量大的操作，这些特点使得FPGA芯片在软件无线电系统中得到广泛应用，成为主力处理器芯片。因此，在FPGA上运行硬件抽象层，以屏蔽底层硬件平台差异，从而提高FPGA波形组件的可移植就变得意义十分重大。然而，由于FPGA程序编程语法复杂、开发和调试难度大，要实现一个灵活、高效、运行稳定可靠的FPGA硬件抽象层是一项十分复杂的工作。在传统的实现方法中，通常针对不同的底层硬件平台、针对上层运行的特定波形组件，专门开发特定的FPGA硬件抽象层，这就导致FPGA硬件抽象层开发难度大、开发周期长，且由于不同人员开发经验和水平不同，导致FPGA硬件抽象层的控制质量不一，严重影响应用FPGA系统(例如软件无线电系统)的稳定可靠运行。

发明内容

基于此，有必要针对上述技术问题，提供一种系统稳定运行的FPGA硬件抽象层。

一种FPGA硬件抽象层，包括组件接口适配模块、预存波形组件发送数据的目的逻辑地址与物理地址映射关系的LD-PD配置模块、报文发送封装模块以及总线接口适配模块；所述组件接口适配模块与上层的波形组件以及报文发送封装模块连接，所述LD(logicaladdress，逻辑地址)-PD(Physical Address，物理地址)配置模块与所述报文发送封装模块连接，所述报文发送封装模块与所述总线接口适配模块连接，所述总线接口适配模块与底层的总线驱动连接；

当波形组件有报文数据需要发送时，报文数据通过所述组件接口适配模块进入所述报文发送封装模块，所述报文发送封装模块根据所述报文数据携带的目的逻辑地址查询所述LD-PD配置模块中的目的逻辑地址与物理地址映射关系，判断所述报文数据达到的目的波形组件为本地或为远端，当为本地时，发送所述报文数据至组件接口适配模块，由所述组件接口适配模块发送所述报文数据至目的波形组件；当为远端时，所述报文发送封装模块将所述报文数据封装为硬件抽象层报文，将所述硬件抽象层报文以及所述报文数据对应的物理地址发送至所述总线接口适配模块，由所述总线接口适配模块将所述硬件抽象层报文发送至所述物理地址对应的总线驱动。

在其中一个实施例中，FPGA硬件抽象层还包括总线发送仲裁模块，所述报文发送封装模块通过所述总线发送仲裁模块与所述总线接口适配模块连接；所述报文发送封装模块将所述硬件抽象层报文以及所述报文数据对应的物理地址发送至所述总线发送仲裁模块，所述总线发送仲裁模块查询所述物理地址对应的总线驱动是否空闲，若空闲，则通过总线接口适配模块将所述硬件抽象层报文发送至所述对应的总线驱动；若不空闲，则根据数据发送优先级队列等待处理，当到达处理时刻时，通过所述总线接口适配模块将所述硬件抽象层报文发送至所述物理地址对应的总线驱动。

在其中一个实施例中，所述根据数据发送优先级队列等待处理，包括：

当当前所述硬件抽象层报文在数据发送优先级队列中优先级最高时，打断所述对应的总线驱动中当前传输。