[发明专利]一种LDMOS器件结构及其制作方法在审
申请号: | 201810791054.2 | 申请日: | 2018-07-18 |
公开(公告)号: | CN109119472A | 公开(公告)日: | 2019-01-01 |
发明(设计)人: | 李科;万宁;丛密芳;任建伟;李永强;黄苒;苏畅;李浩;杜寰 | 申请(专利权)人: | 北京顿思集成电路设计有限责任公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336;H01L23/552 |
代理公司: | 北京正理专利代理有限公司 11257 | 代理人: | 付生辉 |
地址: | 100176 北京市大兴区经济技术*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 漂移区 第一导电类型 沟道区 外延层 导电类型 衬底 阱区 沟槽填充区域 栅极绝缘层 表面延伸 沟槽填充 表面处 氧化物 漏区 源区 制作 覆盖 | ||
1.一种LDMOS器件结构,包括:
第一导电类型的衬底,
形成在所述衬底上的第一导电类型的外延层;
形成在所述外延层中的第二导电类型的漂移区;
第一导电类型的阱区,自所述外延层的表面延伸到所述衬底中;
第一导电类型的沟道区,形成在所述漂移区中并位于所述漂移区与所述阱区之间;
第二导电类型的源区,位于所述阱区和所述沟道区中;以及
第二导电类型的漏区,位于所述漂移区中,
位于所述沟道区上方的栅极,其间形成有栅极绝缘层;
其特征在于,
其中,自所述外延层的靠近表面处还形成有沟槽,所述沟槽部分地覆盖所述漂移区及所述沟道区,所述沟槽填充有氧化物构成的沟槽填充区域。
2.如权利要求1所述的LDMOS器件结构,其特征在于,所述第一导电类型为P型,所述第二导电类型为N型;或者所述第一导电类型为N型,所述第二导电类型为P型。
3.如权利要求1所述的LDMOS器件结构,其特征在于,所述沟槽的深度为
4.如权利要求1所述的LDMOS器件结构,其特征在于,所述LDMOS器件结构还包括栅极侧墙,位于所述栅极两侧。
5.如权利要求1所述的LDMOS器件结构,其特征在于,所述栅极包括形成在所述栅极绝缘层上的多晶硅层和形成在所述多晶硅层上的金属硅化物层。
6.如权利要求1所述的LDMOS器件结构,其特征在于,所述LDMOS器件结构还包括:
覆盖所述漂移区表面及所述栅极表面的介质层;
位于所述绝缘层中部分地覆盖所述栅极及所述漂移区的屏蔽环。
7.一种制作LDMOS器件结构的方法,其特征在于,所述方法包括:
提供第一导电类型的衬底;
在所述衬底上形成第一导电类型的外延层;
在所述外延层中形成第一导电类型的阱区,所述阱区自所述外延层的表面延伸到所述衬底中;
形成沟槽,自所述外延层的表面向另一表面方向延伸进入所述外延层;
形成填充所述沟槽的沟槽填充区域,由氧化物构成;
在所述外延层上形成栅极绝缘层;
在所述栅极绝缘层上形成栅极,所述栅极部分地覆盖所述沟槽填充区域;
在所述外延层中形成第二导电类型的漂移区和第一导电类型的沟道区;
形成第二导电类型的源区和漏区,所述源区位于所述沟道区和所述阱区中,所述漏区位于所述漂移区中。
8.如权利要求7所述的制作LDMOS器件结构的方法,其特征在于,所述在所述栅极绝缘层上形成栅极的步骤包括:
在所述栅极绝缘层上形成多晶硅层并刻蚀;以及
在所述多晶硅层上形成金属硅化物层。
9.如权利要求7所述的制作LDMOS器件结构的方法,其特征在于,所述第一导电类型为P型,所述第二导电类型为N型;或者所述第一导电类型为N型,所述第二导电类型为P型。
10.如权利要求7所述的制作LDMOS器件结构的方法,其特征在于,所述沟槽的深度为
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京顿思集成电路设计有限责任公司,未经北京顿思集成电路设计有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810791054.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置及其制造方法
- 下一篇:一种晶体管及其制作方法
- 同类专利
- 专利分类