[发明专利]具有错误校正逻辑的存储模块

说明书

一种存储模块，包括错误校正逻辑，用于为存储在存储模块中的数据提供数据错误保护。该错误校正逻辑可在使能状态和禁用状态之间选择性地控制。如果错误校正逻辑处于禁用状态中，则存储在存储模块中的数据不具有由存储模块提供的错误保护。

背景技术

本申请是申请号：201280076543.0，发明名称：具有错误校正逻辑的存储模块的分案申请。在电子器件中，存储模块可以被用于存储数据和机器可读指令。可以使用动态随机访问存储器（DRAM）、闪存或另一类型的存储器来实施存储模块。为了保护存储在存储器中的数据，可以执行错误检测和校正。错误检测和校正可以基于与数据一起存储的错误校正码。

附图说明

关于下面的附图描述一些实施例：

图1是根据一些实施方式的包括存储模块、存储控制器和数据请求器的示例性布置的框图；

图2是根据一些实施方式的错误校正过程的流程图；

图3是具有使能的错误校正逻辑的存储模块的框图；以及

图4是根据一些实施方式的具有禁用的错误校正逻辑的存储模块的框图。

具体实施方式

为了保护存储模块中的数据，可以采用各种错误检测和校正技术。错误检测和校正技术还可以被称为错误校正码（ECC）技术。作为示例，一种类型的ECC技术是单错误校正和双错误检测（SECDED）技术，其能够校正单个比特数据错误和检测高达双比特数据错误。SECDED技术能够被实施有组合硬件电路，并且因此被认为是相对较快的ECC技术。另一种类型的ECC技术是里德-所罗门（Reed-Solomon）块ECC技术，其是更强大和高效的ECC技术，能够检测和校正比SECDED技术更多的数据错误比特。然而，里德-所罗门块ECC技术与SECDED技术相比在计算方面开支更大并且可能花费更长的计算时间。

相对较快的ECC技术（诸如SECDED技术）可以被实施在存储器映射存储装置中，该存储装置是与处理器或电子器件的其它数据请求器相对更紧密结合在一起的存储装置。存储器映射存储装置被设计为具有相对较快的访问时间以改进处理器或其它数据请求器的性能。

在另一方面，相对较慢的ECC技术（诸如里德-所罗门块ECC技术）可以与块存储装置一起使用，该块存储装置可以被实施有相对较慢的存储装置，诸如基于磁盘的存储器件或者固态存储器件（诸如闪存器件）。“块存储装置”可以指代在预定义的块中存储数据的存储装置，该预定义的块可以是相对较大的块（例如在基于磁盘的存储器件上的扇区或者固态存储器件的块）。块存储装置可以被用作电子器件的辅助、永久性存储装置。

因为块存储装置可以容许相对较慢的访问时间，所以可以使用相对强大但呈现相对较慢计算时间的较慢ECC技术（诸如里德-所罗门块ECC技术）。

传统上，不同类型的存储装置（例如存储器映射存储装置和块存储装置）被实施有对应的不同存储模块。

根据一些实施方式，存储模块选择性地可用作存储器映射存储装置和块存储装置。更一般地，根据一些实施方式的存储模块选择性地可用在多个模式的任何一种中。存储模块指代包括存储器（其可以被实施有一个或多个存储器件）和关联电路的组件。在一些示例中，存储模块可以包括电路板（或其它支撑基板），（一个或多个）存储器件和关联电路可以被安装在该电路板上。例如，存储模块可以是双列直插存储模块（DIMM），其可以包括安装在电路板上的动态随机存取存储（DRAM）器件。在其它示例中，可以使用包括其它类型的存储器件的其它类型的存储模块。更一般地，存储模块可以包括一种类型的（一个或多个）存储器件或者多个不同类型的存储器件，包括例如DRAM器件、静态随机存取存储（SRAM）器件、闪存器件等。