[发明专利]掩膜板及成膜方法

说明书

本发明提供一种掩膜板，其在通过磁铁阵列的吸引力将掩膜板紧密贴合在基板的下表面以使基板(Sw)夹隔在接触板(Tp)和掩膜板(MP)之间时，可尽量抑制在图案掩膜部(1)的透孔(11)周边的突起，并可防止已形成的薄膜上发生掩膜失效。本发明的掩膜板(MP)具有：图案掩膜部(1)，其由以规定的图案开设并贯通板厚度方向的多个透孔(11)构成；以及遮挡部(2)，其位于图案掩膜部的周围。至少在磁铁的并列设置方向上与图案掩膜部相邻的遮挡部的部分(21)形成为与图案掩膜部的磁导率相同。

技术领域

本发明涉及一种掩膜板以及使用该掩膜板的成膜方法，所述掩膜板具有：图案掩膜部，其由以规定的图案开设并贯穿板厚度方向的多个透孔构成；以及遮挡部，其位于图案掩膜部的周围；所述掩膜板紧密贴合或靠近基板的一个面配置并限定对基板的处理范围。

背景技术

例如已知通过作为制造有机EL元件的工序之一的真空蒸镀法形成规定的薄膜。此时，在可形成真空气氛的真空室内，将玻璃或聚酰亚胺等的基板与例如由殷钢制成的掩膜板重叠配置，所述掩膜板具有：图案掩膜部，其由以规定的图案开设并贯穿板厚度方向的多个透孔构成；以及遮挡部，其位于图案掩膜部的周围；所述掩膜板限定对基板的处理范围；从蒸镀源使蒸镀物质升华或气化，隔着掩膜板将该升华或气化了的蒸镀物质附着、堆积在基板的一个面(即成膜面)上，由此在基板的规定范围内以规定的图案形成各种薄膜(例如参照专利文献1)。通常蒸镀源配置在掩膜板下方，以所谓的基板表面朝下方式成膜。

此处，当通过真空蒸镀进行成膜时，为了抑制在以规定的图案形成的薄膜上发生所谓的掩膜失效(即隔着掩膜板以规定的基准薄膜厚度形成规定的薄膜，例如观察沿着一个方向的薄膜的薄膜厚度分布时，以基准薄膜厚度成膜的范围比掩膜板的一个方向的开口幅度小，到超过该开口幅度的规定的范围都形成了薄膜)的情况，更优选使基板和掩膜板在其整个面上紧密贴合。由此，通常的方式是：以从掩膜板朝向基板的方向为上，在基板上隔着接触板设置磁铁阵列，所述磁铁阵列由在上下方向上磁化了的多个柱状的磁铁在与磁铁的长度方向正交的方向上并列设置而构成，且彼此相邻的该磁铁的下侧的磁极不同，从而通过磁铁阵列的吸引力使掩膜板紧密贴合在基板的下表面上，以使得基板夹隔在接触板和掩膜板之间。

再有，近年来，使用大型且厚度薄的基板作为待处理基板(例如1500mm×1800mm×厚度0.5mm)，随之，为了使通过掩膜板的各透孔在基板上形成的薄膜高精度地形成为截面大致呈矩形轮廓，使用厚度为几μm～几百μm的箔片状的产品。但是，已知如果使用上述磁铁阵列使这样的掩膜板夹持该基板并使其吸附在接触板上，则掩膜板的图案掩膜部上局部出现向下突起的部分。如果图案掩膜部上局部出现突起，则以规定图案形成的薄膜上发生所谓的掩膜失效，因此需要尽量对其进行抑制。

因此，本申请的发明人经过锐意进取，认识到由于某些原因而产生的斥力，导致在构成图案掩膜部的各透孔中在磁铁的并列设置方向上与遮挡部相邻的透孔的边缘突起。这被认为是由于在遮挡部和开设了多个透孔的图案掩膜部上通过的磁通密度不同(即在遮挡部和图案掩膜部的边界上磁通密度发生很大变化)，导致由于横穿遮挡部的磁通量与通过图案掩膜部的磁通量发生干扰从而产生斥力。

【现有技术文献】

【专利文献】

【专利文献1】日本专利公开2013－93278号公报

发明内容

发明要解决的技术问题

基于上述认识而形成本发明，其目的是提供一种掩膜板和使用该掩膜板的成膜方法，所述掩膜板在通过磁铁阵列的吸引力将掩膜板紧密贴合在基板下表面以使基板夹隔在接触板和掩膜板之间时，可尽量抑制在图案掩膜部上出现局部突起，并可防止已形成的薄膜上发生掩膜失效。

解决技术问题的手段