[发明专利]像素驱动电路及液晶显示装置

权利要求书

1.一种像素驱动电路，其特征在于，包括阵列排布的多个子像素(10)、分别与多行子像素(10)对应的多条扫描线(20)、分别与多列子像素(10)对应的多条数据线(30)以及阵列基板公共电压线(40)；

所述子像素(10)包括第一薄膜晶体管(T1)、第一液晶电容(C1)、第一存储电容(C2)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、第二液晶电容(C3)及第二存储电容(C4)；

每一子像素(10)中，所述第一薄膜晶体管(T1)的栅极电性连接对应的扫描线(20)，源极电性连接对应的数据线(30)，漏极电性连接第一液晶电容(C1)的第一端；所述第一液晶电容(C1)的第二端接入彩膜基板公共电压；所述第一存储电容(C1)的第一端电性连接第一液晶电容(C1)的第一端，第二端电性连接阵列基板公共电压线(40)；所述第二薄膜晶体管(T2)的栅极电性连接对应的扫描线(20)，源极电性连接对应的数据线(30)，漏极电性连接第二液晶电容(C3)的第一端；所述第二液晶电容(C3)的第二端接入彩膜基板公共电压；所述第二存储电容(C4)的第一端电性连接第二液晶电容(C3)的第一端，第二端电性连接阵列基板公共电压线(40)；所述第三薄膜晶体管(T3)的栅极电性连接对应的扫描线(20)，源极电性连接第二液晶电容(C3)的第一端；

设N正整数，除最后一行子像素(10)以外，在第N行子像素(10)中，每一子像素(10)的第三薄膜晶体管(T3)的漏极对应与第N+1行子像素(10)中的一子像素(10)的第二液晶电容(C3)的第一端电性连接。

2.如权利要求1所述的像素驱动电路，其特征在于，设M为正整数，除最后一行子像素(10)以外，第N行第M列子像素(10)的第三薄膜晶体管(T3)的漏极与第N+1行第M列子像素(10)的第二液晶电容(C3)的第一端电性连接。

3.如权利要求1所述的像素驱动电路，其特征在于，所述阵列基板公共电压线(40)接入阵列基板公共电压(Acom)。

4.如权利要求1所述的像素驱动电路，其特征在于，所述第一液晶电容(C1)的第二端接地，所述第二液晶电容(C2)的第二端接地，所述彩膜基板公共电压为接地端电压。

5.如权利要求1所述的像素驱动电路，其特征在于，最后一行子像素(10)的第三薄膜晶体管(T3)的漏极均电性连接阵列基板公共电压线(40)。

6.如权利要求1所述的像素驱动电路，其特征在于，在最后一行子像素(10)中，每一子像素(10)的第三薄膜晶体管(T3)的漏极对应与第一行子像素(10)中的一子像素(10)的第二液晶电容(C3)的第一端电性连接。

7.如权利要求6所述的像素驱动电路，其特征在于，设M为正整数，最后一行第M列子像素(10)的第三薄膜晶体管(T3)的漏极与第一行第M列子像素(10)的第二液晶电容(C3)的第一端电性连接。

8.如权利要求1所述的像素驱动电路，其特征在于，所述第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)均为N型薄膜晶体管。

9.如权利要求1所述的像素驱动电路，其特征在于，所述第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)均为非晶硅薄膜晶体管、低温多晶硅薄膜晶体管或氧化物半导体薄膜晶体管。

10.一种液晶显示装置，其特征在于，包括如权利要求1-9任一项所述的像素驱动电路。