[发明专利]具有金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件及其制备方法

说明书

本发明公开了具有金属氧化物/二氧化硅叠栅的GaN基MOS‐HEMT器件及其制备方法；该器件包括AlGaN/GaN异质结外延层、第一栅介质层、第二栅介质层、栅电极和源漏电极；第一栅介质层为覆盖在AlGaN/GaN异质结外延层上的SiO₂薄膜，第一栅介质层的厚度为5‐15nm；第二栅介质层为覆盖在第一栅介质层上的金属氧化物薄膜，第二栅介质层的厚度为5‐15nm；本发明采用金属氧化物/SiO₂的叠层介质结构，减小了磁控溅射沉积高介电常数氧化物介质对外延的损伤，使其适用于GaN基HEMT器件的制备；同时弥补了SiO₂介电常数低的缺陷，使器件整体栅极控制能力提高且有效降低了栅极漏电。

技术领域

本发明涉及MOS-HEMT器件，更具体地说涉及一种具有金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件及其制备方法，GaN基MOS-HEMT器件可用于电力电子和微波通信等领域，本发明属于半导体技术领域。

背景技术

随着现代武器装备和航空航天、核能、通信技术、汽车电子、开关电源的发展，对半导体性能提出了更高的要求。GaN及GaN系材料作为第三代宽禁带半导体材料的代表，具有禁带宽度大(3.4eV)、电子饱和速率高(2×10⁷cm/s)、击穿场强高，热导率高和耐腐蚀等特点，被认为是高压高频大功率电子器件的极佳材料。另外，GaN可以与AlGaN形成调制摻杂的AlGaN/GaN异质结结构，该结构能在室温下形成高电子浓度与高电子迁移率的二维电子气，这使得AlGaN/GaN高电子迁移率晶体管(HEMT)成为氮化镓领域最为重要的器件类型之一。

由于AlGaN/GaN晶体外延表面缺陷、金属/半导体肖特基接触质量等原因，传统肖特基栅结构的HEMT器件存在栅极漏电严重，栅极工作电压摆幅小等缺点，严重限制了GaN基HEMT器件性能优势的发挥。针对这一问题，目前普遍采用的方法是在栅电极和AlGaN势垒层之间插入氧化物介质层形成MOS结构。

栅介质层制备的方法主要包括PECVD(等离子增强型化学气相沉积)、LPCVD(低压化学气相沉积)、ALD(原子层淀积)和PVD(物理沉积)等方法，几种方法各有优劣。ALD沉积的薄膜质量高，但多用于试验性实验，不与传统半导体工艺兼容，沉积速度慢、量产困难；PECVD/LPCVD沉积的氮化硅和二氧化硅由于材料本身介电常数低，导致栅控能力不及高介电常数介质结构；PVD虽然能沉积高介电常数介质，但对外延会有物理损伤，导致外延表面缺陷增多，器件电流退化。基于以上情况，如何在兼容于传统硅MOS工艺的前提下，实现高介电常数栅介质的快速、低成本制备，是GaN基MOS-HEMT器件亟待解决的问题。

发明内容

本发明的目的在于克服已有的GaN基MOS-HEMT器件的栅介质制备技术的缺陷，从栅介质结构与制备工艺的角度提出一种具有金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件及其制备方法，可以有效的降低器件栅极漏电电流及提高栅极控制能力，同时适用于规模化生产。

为实现上述目的，本发明提供如下技术方案：

具有金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件，包括AlGaN/GaN异质结外延层、第一栅介质层、第二栅介质层、栅电极和源漏电极；所述AlGaN/GaN异质结外延层自下而上包括衬底、氮化物成核层、氮化物缓冲层、GaN沟道层和AlGaN势垒层；

所述第一栅介质层为覆盖在AlGaN/GaN异质结外延层上的SiO₂薄膜，第一栅介质层的厚度为5‐15nm；

所述第二栅介质层为覆盖在第一栅介质层上的金属氧化物薄膜，所述金属氧化物为Al₂O₃、Ga₂O₃、HfO₂或TiO_x，第二栅介质层的厚度为5‐15nm；