[发明专利]一种基于OpenCL的FPGA异构计算平台的脉冲压缩处理方法

权利要求书

1.一种基于OpenCL的FPGA异构计算平台的脉冲压缩处理方法，其特征在于，所述基于OpenCL的FPGA异构计算平台包括在现场可编程门阵列FPGA芯片上映射生成三个内核，分别为傅里叶变换FFT内核、共轭相乘内核和逆傅里叶变换IFFT内核，并在所述FFT内核和所述共轭相乘内核之间、在所述共轭相乘内核和所述IFFT内核之间利用内核管道kernelchannel建立内核通信的数据通路；在所述逆傅里叶变换IFFT内核中定义两个数组分别为第一数组local_buf_1和第二数组local_buf_2，作为本地缓存，其中第一数组local_buf_1和第二数组local_buf_2的数组长度均与一组回波数据PRT的采样点个数相同；

该方法包括如下步骤：

S1、M组回波数据PRT顺序输入至所述FFT内核中进行傅里叶变换，FFT内核输出的FFT结果数据通过所述内核管道kernel channel直接发送给所述共轭相乘内核进行共轭相乘操作获得共轭相乘结果数据；每组回波数据PRT中采样点个数相同均为N；

对于第m组回波数据PRT的共轭相乘结果数据，m初始值为1，执行S2；

S2、当m为奇数时，将第m组回波数据PRT的共轭相乘结果数据顺序存入第一数组local_buf_1；

同时将所述第二数组local_buf_2中数据平均分为八段并按照二进制比特反序递增的方式从每一段中取数据进行IFFT计算并输出IFFT结果数据，具体为：

针对第二数组local_buf_2中存储的第m+1组回波数据PRT中每个数据按顺序标记下标；

当m≠1时，所述第二数组local_buf_2中数据平均分为八段之后所获得的每段数据的起始下标分别为0、1、2、3、4、5、6和7，采用二进制比特反序递增的方式从每一段中依次取一个数据，则每次取8点数据，共取N/8次，第i次取出的8点数据的下标顺次为0+(～i)、1+(～i)、2+(～i)、3+(～i)、4+(～i)、5+(～i)、6+(～i)、7+(～i)，其中i＝1，2，...，(N/8-1)，(～i)是对i以LOG(N)位比特进行二进制比特反转的结果；

当m＝1时，所述第二数组local_buf_2中数据初始为无效数据，针对无效数据不做处理；

所述第二数组local_buf_2中数据初始为无效数据；

待第m组回波数据PRT的共轭相乘结果数据完全存入第一数组local_buf_1后，将第m+1组回波数据PRT的共轭相乘结果数据顺序存入第二数组local_buf_2；

同时将所述第一数组local_buf_1中数据平均分为八段并按照二进制比特反序递增的方式从每一段中取数据进行IFFT计算并输出IFFT结果数据，具体为：

针对第一数组local_buf_1中存储的第m组回波数据PRT中每个数据按顺序标记下标；

所述第一数组local_buf_1中数据平均分为八段之后所获得的每段数据的起始下标分别为0、1、2、3、4、5、6和7，采用二进制比特反序递增的方式从每一段中依次取一个数据，则每次取8点数据，共取N/8次，第i次取出的8点数据的下标顺次为0+(～i)、1+(～i)、2+(～i)、3+(～i)、4+(～i)、5+(～i)、6+(～i)、7+(～i)，其中i＝1，2，...，(N/8-1)，(～i)是对i以LOG(N)位比特进行二进制比特反转的结果；

S3、判断是否全部M组回波数据完成IFFT处理，若是则以所述逆傅里叶变换IFFT内核输出的所有IFFT结果数据作为针对所述M组回波数据PRT的脉冲压缩结果；

否则m自增2，返回S2。